• Skylake

Intel profite donc de ce lancement pour étrenner sa nouvelle microarchitecture Skylake. En fait, ce "pré-lancement" des processeurs K destinés principalement aux joueurs, coïncide avec l'ouverture du salon Gamescom à Cologne aujourd'hui. Rapidement, voici les grandes lignes à noter : commençons donc par le procédé de gravure qui est celui utilisé par Broadwell. Il est à priori à l'origine des malheurs (retards) de ce dernier du fait d'une mise au point très délicate. En sus d'abaisser la finesse de 22 à 14 nm, il utilise également la seconde génération de transistors "3D" dénommés trigate chez Intel.

14nm

Les apports du 14 nm d'Intel

 

logic

Comme pour chaque TOCK, le fondeur a retouché l'architecture CPU afin d'en accroitre l'efficience. Notons d'emblé une déception : la prise en charge des instructions AVX-512, qui constituait une des principales avancées du jeu d'instruction (traitement vectoriel sur 512-bit, par exemple pour des opérandes multiples 16 x 32-bit ou 8 x 64-bit, ce qui peut significativement accélérer certaines tâches permettant de paralléliser ces calculs), n'est pas de la partie pour les puces grands publics mais réservée aux seules puces serveurs... Chacun appréciera à sa guise la ségmentation artificielle qu'impose de plus en plus le constructeur au sein de sa gamme, d'autant que cette "non démocratisation" d'AVX-512 retardera à n'en pas douter son adoption à grande échelle. 

 

Comme souvent lorsqu'il s'agit d'accroitre l'IPC, Intel a travaillé sur les unités de prédiction de branchement avec un taux de réussite et une longueur (de branchement) en hausse notable. Toujours dans le FrontEnd du CPU (qui pour rappel décode les instructions X86 complexes (encore appelées macro-op) des programmes, en micro-op pouvant être traitées par les unités d'exécution internes (de type RISC) du CPU), les différents buffers sont accrus afin d'augmenter la quantité de micro-op décodées. Ainsi, alors que Haswell se contente de 56 par thread, Skylake passe cette valeur à 64. Les unités d'exécution ont également été retrouchées mais le fondeur de Santa Clara reste relativement évasif sur les modifications apportées !

 

Intel a également profité de Skylake pour accroitre son jeu d'instruction avec pour objectif d'améliorer la sécurité. Ainsi, apparaissent les SGX, pour Software Guard Extensions, qui permettent de créer des zones mémoires protégées. Toujours dans cette optique de renforcement de la sécurité, MPX (Memory Protection Extensions) protège les adresses mémoire de processus non autorisés à y accéder. Nul doute que ces extensions trouveront utilité dans le monde professionnel mais aussi probablement (et malheureusement pour de nombreux particuliers) dans le cas des DRM, qui sont pour le coup beaucoup moins souhaitables pour le consommateur. L'avenir nous dira ce qu'il en est...

 

Skylake voit également apparaître sous le terme Speed Shift, une profonde refonte des P-States, qui sont pour rappel les couples fréquence/tension mis à disposition de l'OS par le CPU. Pour résumer très succinctement, l'OS ne disposait jusqu'alors que d'un accès à un nombre très restreint des différents états CPU, avec Skylake, la plage accordée est plus conséquente. Mais surtout, plutôt que d'attendre l'ordre de l'OS (de passer en mode turbo par exemple), ce qui induit une latence (30ms selon Intel), c'est à présent le processeur qui gère dynamiquement l'état dans lequel il va fonctionner, réduisant ainsi considérablement la latence. L'OS, donnera une consigne générale (par exemple performance ou économie) et c'est bien la PCU (l'unité en charge de la gestion d'énergie du CPU) qui adoptera le comportement le plus adapté. Notons qu'il faudra un OS compatible (Windows 10 avec le patch Ad Hoc) pour profiter de Speed Shift.

 

P-States legacyP-States new gen

 

L'évolution des P-States avant (à gauche) et avec (à droite) Skylake via Speed Shift

 

Le GPU intégré est également retouché, avec une croissance de 4 unités d'exécution (EU) par rapport aux versions LGA de Haswell (24 vs 20 pour le GPU en version GT2). Une version GT4 apparait également avec pas moins de 72 EU, même si elle n'est pas prévue pour le moment en LGA. Notons également le support de DX12/11.3, mais aussi des décodage/encodage H.265 au travers de Quicksync. Pour ce qui est des performances de ce nouvel IGP, nous vous invitons à consulter notre dossier dédié.

 

Ensuite, le fondeur s'est attaqué à l'UnCore en modifiant le contrôleur mémoire : ce dernier prend à présent en charge la DDR4, toujours sur une base de 2 canaux parallèles. Particularité de ce contrôleur, il peut également fonctionner avec de la DDR3(L) à basse tension (1,35V). A priori, rien n'empêche l'utilisation de DDR3 "classique", mais sa tension nominale (1,5V) outrepasse la valeur maximale conseillée pour le contrôleur, soit 1,45 V d'après les documents que MSI nous a procurés, ce point s'aggravant avec les kits "hautes fréquences" à 1,65V. Les différents tests montrent que ces derniers fonctionnent sans souci, quid dans le temps ? Nous sommes malheureusement incapables de répondre à cette question. Il est également regrettable que la plupart des cartes mères proposant la prise en charge de DDR3, soit limitées au bas de gamme.

 

Puisque nous sommes sur le sujet des tensions d'alimentation, notons que le fameux IVR (Integrated Voltage Regulator) qui faisait la fierté d'Intel pour Haswell est passé à la trappe ! A priori l'idée n'était pas si bonne que ça, en tout cas pour toute la gamme (à priori contre-productif pour les puces les plus économes), toujours est-il que l'étage d'alimentation des cartes mères, qui s'était largement simplifié en se limitant à fournir une tension principale à l'IVR (qui la transformait ensuite en 5 tensions différentes adaptées aux diverses "parties" du CPU), se complexifie à nouveau avec 4 niveaux de tensions à fournir. le cache unifié L3 étant à présent alimenté par le VCore.

 

tensiosn d'alimentation Skylake

Les différentes tensions d'alimentation de Skylake

 

Intel a revu également en profondeur le fonctionnement du Base Clock. En effet, depuis son avènement, ce dernier se trouve être la base de calcul pour toutes les autres fréquences, y compris celles des PCIe et DMI. Ces derniers n'appréciant vraiment pas s'éloigner de leur valeur nominale, cela avait la fâcheuse conséquence de limiter très fortement les overclockeurs dans leur activité favorite, tout du moins via le bus. A présent, Intel génère une fréquence de base distincte pour le PCIe (sur lequel s'appuie le DMI), de quoi libérer l'overclocking par ce biais comme vous le verrez dans la page dédiée, tout du moins pour les processeurs débloqués (K), puisqu'Intel a bridé l'overclocking du BCLK des autres, c'eut été trop beau et en contradiction avec la ségmentation qu'impose le fondeur.

 

2 BCLK à prédent

Un "Base Clock" revu et corrigé

 

Un rapide coup d'oeil au die du nouveau venu, toujours très plaisant à regarder, non ? On notera également la place prépondérante occupée par l'IGP à présent sur ces puces mainstream.

 

die skylake [cliquer pour agrandir]

 Cliquer pour afficher la répartition des transistors au sein du die

 

Pour finir sur Skylake, quels gains attendre de ces améliorations architecturales ? Pour cela nous avons réalisé quelques tests en cadençant deux CPU de chaque génération (4 coeurs sans HT) à 3,5 GHz fixe (turbo désactivé). On mesure ainsi un gain moyen de 6%, toutefois, ce dernier peut atteindre 13% sous WinRAR ou se transformer en une légère baisse (Fritz).

 

skyvshas

 

Passons page suivante aux processeurs et à la plateforme qui les accueille.

 



Les 162 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !