COMPTOIR
register

Composé par ————— —— 12968 vues

Genoa à base de Zen 4 aura du cache L2 plus gros

Geekbench a accueilli le test d'un sample AMD, à l'OPN nouveau, et qui est reconnu par le logiciel comme étant Quartz. Cet OPN, 100-000000479-13, est associé à EPYC Genoa, la prochaine génération de puces pour serveurs des rouges. Dans le test, le résultat importe peu, parce que l'exemplaire testé est bridé à 1.2 GHz. Il possède par ailleurs 64 threads, mais ce n'est pas là l'information intéressante. Autre point connu sur Genoa, il y aura des modèles à 96 coeurs et 192 threads, et d'autres qui bénéficieront de 3D V-Cache. Et tout ça en 5 nm signé TSMC. Retrouvez le billet ici.

 

Ce qu'il faut donc retenir, c'est le cache L2. Il est de 1 Mio par coeur, donc 32 dans le cadre de cet exilé non fiscal transistorien. C'est quand même le double de ce que propose n'importe quel EPYC, qu'il vienne de Naples, Rome ou Milan ! Ce qui peut être intéressant à suivre, c'est de savoir si les Zen 4 desktop AM5 profiteront aussi de la même évolution, tandis que tous les Ryzen AM4 sont restés bloqués à 512 Kio de L2 par coeur, suivant la même tendance que les EPYC et Threadripper. On peut légitimement le penser, le passage au 5 nm devrait permettre ce genre de folie, il faudra cependant attendre pour savoir.

 

amd epyc processeur

 

 

Un poil avant ?

La RTX 3090 Ti dans les starting blocs avec une prise PCIe 5.0 et des performances à peine supérieures à la RTX 3090 ?

Un peu plus tard ...

Ventes de jeux vidéo : nippon ni mauvais

Les 9 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un #vieuxkon du Grand Est, le Jeudi 31 Mars 2022 à 20h58  
par Helba le Mardi 29 Mars 2022 à 06h04
C'est beaucoup interpréter un processeur relativement basique
C'est surtout un lointain souvenir d'une optimisation par l'entrelacement des accès "longs" de ce processeur (et du CRTC), l'emploi du second jeu de registre pouvant servir à l'occasion à masquer la latence et donc gagner quelques précieux cycles.

C'est effectivement loin du SMT, mais l'objectif était le même (utiliser la moindre ressource d'exécution au maximum) et les moyens également, à ceci près qu'on restait au plus bas niveau sans même la moindre notion de thread... et sur un processeur in-order qui chatouillerait à peine la plante des pieds d'une ALU généraliste de Zen (sacrée construction autour, donc).
par Un énarque des ragots en Île-de-France, le Mardi 29 Mars 2022 à 06h52  
par Un #vieuxkon du Grand Est le Mardi 29 Mars 2022 à 00h54
Il me semble pourtant me souvenir qu'une des particularités du Z80 était justement l'existence d'un double jeu de registres, qui constituait par consequent un cache rudimentaire, avec au passage un usage qui préfigurait un peu le SMT...
Il n y a pas de SMT sur le Z80, chaque instruction est exécuté les unes après les autres même si on travail sur le deuxième jeux de registres.
La seule gestion possible est de déclenché un sous programme sous interruption pour faire une sorte de load balancing .
par Un énarque des ragots en Île-de-France, le Mardi 29 Mars 2022 à 06h49  
par Un #vieuxkon du Grand Est le Mardi 29 Mars 2022 à 00h54
Il me semble pourtant me souvenir qu'une des particularités du Z80 était justement l'existence d'un double jeu de registres, qui constituait par consequent un cache rudimentaire, avec au passage un usage qui préfigurait un peu le SMT...
Il y a bien un double jeu de registre mais par exemple sur le CPC , il y a un systeme , programme qui s'occupe d'initialiser et de gerer la machine , c'est en faite un BIOS , il tourne sur le deuxieme jeux de registre et donc par consequent, tu peux l'utiliser mais tu detruit alors le systeme.
par Helba, le Mardi 29 Mars 2022 à 06h04  
par Un #vieuxkon du Grand Est le Mardi 29 Mars 2022 à 00h54
Il me semble pourtant me souvenir qu'une des particularités du Z80 était justement l'existence d'un double jeu de registres, qui constituait par consequent un cache rudimentaire, avec au passage un usage qui préfigurait un peu le SMT...
C'est beaucoup interpréter un processeur relativement basique
par Un #vieuxkon du Grand Est, le Mardi 29 Mars 2022 à 00h54  
par Un énarque des ragots en Île-de-France le Lundi 28 Mars 2022 à 15h55
Alors je dis ça par rapport à mon experience sur Z80 qui malheuresement ne posséde pas de cache tout court,...
Il me semble pourtant me souvenir qu'une des particularités du Z80 était justement l'existence d'un double jeu de registres, qui constituait par consequent un cache rudimentaire, avec au passage un usage qui préfigurait un peu le SMT...
par Helba, le Lundi 28 Mars 2022 à 20h30  
par Un énarque des ragots en Île-de-France le Lundi 28 Mars 2022 à 15h55
La ou bien souvent un processeur peche ca n'est pas sur le traitement de la donnée mais sur le chargement par exemple de la ram vers le registre et inversement, c'est trés couteux en temps machine.
Alors je dis ça par rapport à mon experience sur Z80 qui malheuresement ne posséde pas de cache tout court,...
Qui n'est pas une référence, c'est d'ailleurs un peu le soucis qu'on en parle de CPU moderne , la plupart parle des CPU des années 80...
De plus le z80 avait des cycles plutôt long, tu prend le 6502 , il n'avait que 3 registres , tout se fait en mémoire quasiment, et l'accès mémoire était de un cycle , du coup les instructions faisait entre 2 et 4 cycles.
Sinon je vois pas le "malheureusement le z80 n'a pas de cache" , ça n'aurait servi à rien à l'époque du cache , l'accès à la mémoire pouvait se faire via un cycle (comme le 6502 ou le M68000) , je pense que c'est aussi le cas du z80 , mais son architecture est pour moi un peu bancal , et du coup augmente énormément le taux de cycle des instructions.

Enfaîte , tu as certain CPU qui a un accès au cache L1 de 1 cycle.
Le x86 vu sa complexité le cache L1 doit être de 2-3 cycles.
par Un énarque des ragots en Île-de-France, le Lundi 28 Mars 2022 à 15h55  
par Le?med GiGilü le Lundi 28 Mars 2022 à 15h44
C'est vrai, mais les 1mo de L2 c'était quand on avait rien en L3 ou très peu de L3, après c'est logique d'augmenter les caches avec la diminution du procéder de fabrication.
Tout depend de l'utilisation des données qui est faite. Si c'est seulement pour transféré d'un point A à un point B des données , genre disque dur vers memoire ou ailleurs autre que le CPU alors le CPU sera trés mauvais , il vaut mieux faire appel à un composant specialisé style DMA.

Si c'est pour traiter des données , du calcul par exemple il est plus perfomant de charger ses données au plus proches des registres du processeur, soit directement dans les registres , puis par ordre croissant L1 - L2 - L2 - RAM.
La ou bien souvent un processeur peche ca n'est pas sur le traitement de la donnée mais sur le chargement par exemple de la ram vers le registre et inversement, c'est trés couteux en temps machine.
Alors je dis ça par rapport à mon experience sur Z80 qui malheuresement ne posséde pas de cache tout court,...
par LeĞmed GiGilü, le Lundi 28 Mars 2022 à 15h44  
par Helba le Lundi 28 Mars 2022 à 12h20
Ce n'est pas vraiment une folie , on pouvait faire du 1Mio de cache L2 , mais AMD privilégier le cache L3.
A voir ensuite les gain de perf aussi.
C'est vrai, mais les 1mo de L2 c'était quand on avait rien en L3 ou très peu de L3, après c'est logique d'augmenter les caches avec la diminution du procéder de fabrication.
par Helba, le Lundi 28 Mars 2022 à 12h20  
Ce n'est pas vraiment une folie , on pouvait faire du 1Mio de cache L2 , mais AMD privilégier le cache L3.
A voir ensuite les gain de perf aussi.