COMPTOIR
register

Composé par ————— —— 15998 vues

Samsung met au point des transistors de 3 nm : les MBCFET

Nous l'avons vu récemment, l'industrie du semi-conducteur cherche à revoir le futur des transistors pour améliorer les performances de nos machines qui commencent à stagner légèrement de générations en générations. Un défi loin d'être simple qui demande de revoir une grosse partie de la fabrication, des outils de fabrication au transistor eux-même. C'est sur ce point que Samsung vient communiquer le fruit de ses dernières recherches en sortant une technologie des laboratoires et proposant une version alpha du PDK - Process Design Kit, l'ensemble des outils pour "choisir" le transistor à produire - d'une nouvelle génération : les MBCFET, technologie pouvant atteindre actuellement les 3 nm et marque déposée par le fondeur.

 

gaafet samsung

 

La technologie se distingue par une rupture de la jonction unique du canal qui caractérise les FET traditionnels pour faire place à un design par superposition de feuilles intégrée intégrée afin d'augmenter la surface de contact entre le canal et la grille. Arrivé au niveau de miniaturisation actuel, le canal est capable de conduire entre chaque feuille et la couche dopée principale vans contact physique proche, à 3 nm les transistors se rapprochant de plus en plus de la structure cristalline du silicium - en gros les atomes de chaque couches deviennent suffisamment proche pour émettre entre-eux. Une innovation qui permet deux points : l'augmentation de la surface de contact qui améliore l'efficacité et les performances des transistors et un système planaire qui est customisable sans changer d'outil de fabrication. Cela permet de réaliser des transistor au rapport consommation/performance beaucoup plus précis selon les besoins. Mais arrivant tout juste en version Alpha 0.1, nous ne sommes pas prêt de voir la technologie dans nos machines. (source : Anandtech)

 

mbcfet samsung comparaison finfet

Un poil avant ?

Comptoiroscope • 21:9 natif pour Rage 2 !

Un peu plus tard ...

Live Twitch • Après la rage, la peste ?

Les 10 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un rat goth à l'heure en Auvergne-Rhône-Alpes, le Mercredi 15 Mai 2019 à 20h45  
par Un ragoteur Gaulois en Île-de-France le Mercredi 15 Mai 2019 à 18h01
Ils ont déjà gravé des chips en GAAFet 3nm pour tester. Annonce faite il y a
environ 1 mois.
De nombreux essais sont réalisés en laboratoire mais cela ne débouche que
très rarement sur des applications industrielles commercialement viables.
par Un ragoteur Gaulois en Île-de-France, le Mercredi 15 Mai 2019 à 18h01  
par Unragoteursansespace en Auvergne-Rhône-Alpes le Mercredi 15 Mai 2019 à 16h24
Samsung ferait mieux de prendre une licence pour utiliser les transistors 3D
Tri-Gate by Intel plutôt que baratiner les investisseurs avec des slides sans
aucune réalité technologique ni économique.

Par ailleurs, Intel arrive à descendre la tension de seuil de fonctionnement
des transistors à 0,7 V seulement en 14 nm ce qui permet au fondeur de
disposer du procédé le plus performant du marché depuis pas mal d'années!

Une question existentielle me taraude l'esprit: pourquoi Samsung n'a pas
considéré reprendre sa structure V-NAND en omettant la grille flottante?
Serait-elle excessivement coûteuse?
Ils ont déjà gravé des chips en GAAFet 3nm pour tester. Annonce faite il y a environ 1 mois.
par Un ragoteur Gaulois en Île-de-France, le Mercredi 15 Mai 2019 à 17h59  
par Guillaume L. le Mercredi 15 Mai 2019 à 16h13
Donc surtout tout ça pour tacler Intel gratuitement ? des pavés long comme il n'y a pas pour en venir là ?
Tu confond méthode de lithographie, process transistor et de gravure pour dire que Intel c'est nul. Or, le EUV n'a rien à voir avec la techno de transistor, tout confondre c'est pas bien . Je t'invite à relire la source pour obtenir tous les détails, par contre si tu joues sur les termes encore une fois pour mettre en avant AMD vs Intel alors que ce n'est pas le sujet ici, c'est sanction direct.
C'est pas une confusion. Le Finfet ne permet pas de descendre en gravure 3nm. Donc le GAAFet n'est pas une concurrent du Finfet, mais une solution de remplacement en 3nm (tu vois - il faudrait le rajouter à mon pavé ).
Il y a eu des remarques sorties de gens qui bossent chez Intel pour dire que le problème d'Intel c'est pas la gravure 10nm mais le dessin des transistors Intel qui ne permet pas de descendre facilement là où ils comptaient aller.
Sinon il y a aussi les matériaux employés qui changent à chaque finesse... et c'est pas un problème Intel vs AMD mais un problème qu'Intel qui veut graver dans ses fonderies semble accumuler les retards envers ses concurrents (qui par ailleurs gravent des CPU concurrents) qui n'ont rien avoir avec des annonces papier.
On peut aussi se demander, si Intel ne passe pas aux chiplets ET améliore sa finesse de gravure, si leurs yields sur gros chip vont tenir le coup pas seulement par rapport aux chiplets AMD mais aussi ARM, gros concurrent dans les serveurs et gravé chez les concurrents aussi.
par Unragoteursansespace en Auvergne-Rhône-Alpes, le Mercredi 15 Mai 2019 à 16h24  
Samsung ferait mieux de prendre une licence pour utiliser les transistors 3D
Tri-Gate by Intel plutôt que baratiner les investisseurs avec des slides sans
aucune réalité technologique ni économique.

Par ailleurs, Intel arrive à descendre la tension de seuil de fonctionnement
des transistors à 0,7 V seulement en 14 nm ce qui permet au fondeur de
disposer du procédé le plus performant du marché depuis pas mal d'années!

Une question existentielle me taraude l'esprit: pourquoi Samsung n'a pas
considéré reprendre sa structure V-NAND en omettant la grille flottante?
Serait-elle excessivement coûteuse?
par Guillaume L., le Mercredi 15 Mai 2019 à 16h13  
par Un ragoteur Gaulois en Île-de-France le Mercredi 15 Mai 2019 à 11h50
Aussi, pour info, le 7nm EUV Intel, qui devrait commencer ses premiers tests de gravure en masse fin 2021 (quand Samsung en sera donc au GAAFET 3nm) n'a plus l'avance de densité escomptée sur ses concurrents et serait même en retrait sur le 7nm EUV (7nm+) TSMC, la prochaine techno utilisée par Zen 3 pour courant 2020. Donc le retard pour Intel va se commencer à se creuser en s'accélérant.
Donc surtout tout ça pour tacler Intel gratuitement ? des pavés long comme il n'y a pas pour en venir là ?
Tu confond méthode de lithographie, process transistor et de gravure pour dire que Intel c'est nul. Or, le EUV n'a rien à voir avec la techno de transistor, tout confondre c'est pas bien . Je t'invite à relire la source pour obtenir tous les détails, par contre si tu joues sur les termes encore une fois pour mettre en avant AMD vs Intel alors que ce n'est pas le sujet ici, c'est sanction direct.
Message de Unragoteursansespace en Île-de-France supprimé par un modérateur : hs
Message de Unragoteursansespace en Île-de-France supprimé par un modérateur : complêtemetn hors sujet
par Un ragoteur Gaulois en Île-de-France, le Mercredi 15 Mai 2019 à 11h53  
Attention : les schéma 3D montrent la forme des circuits sans tenir compte des échelles. Bien évidemment, le MBCFET est sensiblement plus petit que le Planar FET.
par Un ragoteur Gaulois en Île-de-France, le Mercredi 15 Mai 2019 à 11h50  
Aussi, pour info, le 7nm EUV Intel, qui devrait commencer ses premiers tests de gravure en masse fin 2021 (quand Samsung en sera donc au GAAFET 3nm) n'a plus l'avance de densité escomptée sur ses concurrents et serait même en retrait sur le 7nm EUV (7nm+) TSMC, la prochaine techno utilisée par Zen 3 pour courant 2020. Donc le retard pour Intel va se commencer à se creuser en s'accélérant.
par Un ragoteur Gaulois en Île-de-France, le Mercredi 15 Mai 2019 à 11h44  
Samsung a fait son premier test de gravure GAAFET 3nm sur des chips il y a quelques semaines. Donc ça marche déjà comme ça.
Le problème au niveau du GAAFET c'est probablement l'obligation de maîtrise parfaite du processus, avec des courants très fables, alors que le MBCFET devrait permettre d'avoir plus de marge et surtout d'être customizable. En fait le MCBFET est une variante ou évolution du GAAFET. Donc en fait le MCBFET c'est du GAAFET (ce que explique Anandtech). Ce genre de gravure doit donc permettre de faire des circuits plus complexes avec un dessin plus simples (moins de transistors) que le Finfet. Donc ça permet une encore meilleure densification du dessin, en plus d'une gravure EUV plus fine.
On essaie d'imaginer où se trouve le niveau actuel d'Intel dans tout ça alors que leur premier produit EUV n'est pas pour tout de suite (pendant que les usines Samsung et TSMC tournent déjà à plein régime sur cette techno). Leur retard au niveau de la gravure non seulement les plombe au niveau de la mise en application pour ses chips mais aussi dans les futures technos qu'ils doivent développer et sur lesquelles ils n'ont pas encore commencé à innover. On voit mal comment ils ne seront pas obligés à terme d'aller demander des brevets à Samsung et TSMC pour leur futurs noeuds, voire leur payer la techno en entier sur le modèles Glofo pour le 14nm.
Si certains pensent qu'Intel oeuvre en secret et en silence, ce serait étonnant parce que ce n'est pas ce qu'ils ont fait par le passé. Ce serait contreproductif à l'égard des investisseurs et donc de leurs actionaires.