Intel Foundry présente sa feuille de route révisée qui mène jusqu'en 2028

Parfois, un nouveau capitaine implique un nouveau cap. Chez Intel, cette image s'incarne avec Lip-Bu Tan désormais à la barre. Ce changement s’est concrétisé, en ce qui concerne les nœuds de fabrication, par une feuille de route actualisée. L'entreprise l'a présentée lors de l’événement Intel Foundry Direct qui s’est tenu hier à San Jose.

Horizon 14A

La diapositive ci-dessus expose les plans jusqu’en 2028. Elle distingue deux grandes familles de processus : d’un côté, les nœuds dits matures (allant de l’Intel 16 à l’Intel 7) jusqu’à l’Intel 3, tous basés sur du FinFET ; de l’autre, les technologies plus avancées avec l’Intel 18A et le 14A, qui exploitent des transistors RibbonFET — qu'aurait dû inaugurer le 20A s'il n'avait pas été annulé — et une distribution d’énergie par l’arrière (Backside Power Delivery). Rappelons qu’Intel 7 et Intel 3 correspondent, respectivement, à des gravures équivalentes à 10 nm et 7 nm.

Par rapport à la précédente feuille de route, l’entreprise a ajouté une extension 18A-PT au 18A. le Le 18A-P était déjà une version haute performance ; le 18A-PT ajoute la prise en charge de Foveros Direct 3D avec des interconnexions hybrides. En clair, de l’empilement vertical à la manière des processeurs 3D V-Cache d’AMD, qui reposent sur le CoWoS (Chip on Wafer on Substrate avec interposeur en silicium) de TSMC.

Côté nœuds matures, Intel a indiqué que le 16 nm avait atteint la phase de tape-out dans ses usines. Mediatek est mentionnée sur une diapositive ; nous supposons donc que c'est une cliente. Pour le 12 nm, Intel s’est associée à UMC afin de le développer et de le produire dans ses usines de l’Arizona à partir de 2027.

Plus avancé mais encore en maturation, le 18A sera le premier nœud d’Intel à exploiter la distribution d’énergie arrière PowerVia et des transistors RibbonFET gate-all-around (GAA). PowerVia améliore le routage de l’énergie en l’envoyant par l’arrière de la puce, ce qui permet d’augmenter la densité et les performances. De son côté, RibbonFET utilise quatre nanofeuillets verticaux entièrement entourés par la grille, assurant une meilleure densité, une surface réduite et une commutation plus rapide.

En face, le N2 de TSMC, attendu sur un calendrier similaire, adopte également la technologie GAA — mais avec trois nanofeuillets. En revanche, il ne bénéficie pas encore d’une distribution d’énergie par l’arrière. TSMC prévoit néanmoins d’implémenter du Super Power Rail (SPR), pour l’A16, une évolution de son nœud N2P.

Selon des estimations relayées par Tom's Hardware US en février dernier, le 18A d’Intel serait plus efficient que le N2 de TSMC, mais ce dernier conserverait l’avantage de la densité : 313 MTr/mm² pour le N2, contre 238 MTr/mm² pour le 18A. Ce nœud de base doit notamment servir aux futurs processeurs Panther Lake, attendus d’ici fin 2025.

La variante 18A-P offrirait, d’après Intel, une amélioration de 8 % des performances par watt (par rapport au 18A). Cela peut se traduire, en pratique, par des fréquences plus élevées ou une consommation réduite à performance équivalente. Ce nœud reste compatible avec les règles de conception du 18A standard.

Déjà évoqué plus haut, le 18A-PT cumule les avantages du 18A-P tout en ajoutant une interconnexion 3D hybride via Foveros Direct. Cette technologie repose sur une liaison cuivre-cuivre sans bosse, fusionnant les puces à l’aide de vias traversant le silicium (TSV).

Le prochain jalon sera le 14A / 14A-E. Intel affirme avoir déjà livré des PDK (Process Design Kits) préliminaires à ses partenaires. La firme envisage une production à risque en 2027. Si les délais sont tenus, le 14A sera le premier nœud de l’industrie à exploiter la lithographie EUV High-NA. Il intégrera également une deuxième génération de distribution d’énergie par l’arrière, baptisée PowerDirect.