COMPTOIR
register

AMD fait son épisode de "C'est pas sorcier" sur le 3D V-cache

Le 3D V-cache n'a pas fini de faire parler de lui, puisqu'il faut admettre que cela représente une étape assez importante dans le monde de l'informatique grand public, avec la première annonce d'un CPU en 2.5D - ou pseudo 3D ici - dit HPL, donc de grande puissance. Et nous vous avions décrit plus en détail les avantages et ce que signifie ce passage, puisque l'annonce du fabricant s'avérait très marketing aux premiers abords. Le fabricant est donc revenu sur sa nouveauté à travers une vidéo qui rappellera aux milléniaux une émission diffusée sur France Télévision avec un camion emblématique, afin d'expliquer et de vulgariser les avantages du 3D V-cache. Nous ne jugerons pas le format de la vidéo bien entendu, car il faut comprendre que l'objectif est d'expliquer des aspects techniques pas forcément à la portée de tous les fans de hardware, puisque nous rentrons dans le champ de l'électronique plus que de l'informatique.

 

De ce fait, penchons-nous surtout sur le peu d'informations supplémentaires que nous fournit le fabricant. Là où nous sommes un peu déçus, c'est que nous avons bien des explications sur les apports, mais points de données chiffrées et scientifiques, comme la dissipation réelle ou la consommation énergétique du cache. Quoiqu'il en soit, nous avons bien un procédé 3D bricolé ici en 2.5D, puisque malgré les transmissions d'informations à la verticale, il reste encore impossible d'empiler différentes couches de composant. Sinon, le die du dessous sur lequel le cache se colle perd quasiment tout son silicium en excès, afin d'y apposer le cache de L3 supplémentaire.

 

Pour les cœurs, il n'y a aucun changement en apparence, puisque du coup la couche de silicium apposée dessus semble être du même bois que celle d'origine, qui a donc été enlevée. L'intérêt ici est donc de gonfler le cache de L3 déjà présent en y rajoutant une couche supplémentaire, mais qui communiquera directement avec les I/O via des points en TSV, qui ne nécessite aucune soudure, simplifiant l'installation des dies et réduisant le plus que possible l'écarte entre les deux éléments. L'objectif ici est donc d'avoir des accès les plus rapides que possible à une grande quantité de cache L3, ce qui pourra être intéressant pour les jeux vidéos.

 

Nous avions déjà cité les avantages, mais voici le rappel fait par AMD : moins de latences, plus de bande passante et des températures en baisse grâce à une consommation énergétique plus faible. Néanmoins, nous garderons des moufles légères, car encore une fois, tout cela manque de chiffres concrets autres que des comparaisons sans détails. Bien entendu, dans tous les cas ce sera meilleur que l'existant, mais il faudra encore patienter les premiers tests - dans l'idéal, indépendants - pour mieux se rendre compte de l'impact d'une telle technologie, qui fait titiller notre curiosité pour les prochains mois à venir.

 

Un poil avant ?

Rame, petite RAM, rame dur !

Un peu plus tard ...

Samsung présente sa nouvelle V-NAND V7, mais parle aussi d'un futur fait d'au moins 1000 couches

Les 11 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Guillaume L., le Vendredi 11 Juin 2021 à 20h44  
par _m_ le Vendredi 11 Juin 2021 à 18h10
Il y a vraiment des répéteurs au sein même d'un die? Pour parcourir... qlq mm?
C'est possible, mais les éléments de réponses ont été donné, les fils étant très fins (on parle de micron) leur résistance à haute fréquence n'est pas anodine, donc il y a effectivement des drivers, répéteurs, amplificateurs qui vont, à chaque fois, ajouter du délai et un peu de pertes.

Donc oui, même sur quelques millimètres, cela peut jouer, sinon les constructions en 3D auraient un peu moins d'intérêt
par _m_, le Vendredi 11 Juin 2021 à 18h10  
Tiré de l'autre article, pour se faire une idée (mais mieux vaut le lire en entier):
 
Autre avantage, c'est que cette optimisation du câblage réduit aussi les pertes énergétiques lors des communications via l'interconnect, un sujet important lorsqu'un SoC - comme un CPU Ryzen - est divisé en chiplets. Par exemple, sur Lakefield, il est estimé que les communications coutent 0,15 pj/bit, où le 3D V-cache - s'il est réellement basé sur les technologies connues de chez TSMC - pourrait couter que 0,05 pj/bit, soit 3 fois moins. Les derniers chiffres connus pour les interconnects des puces Zen donnent au mieux une efficacité de 2 pj/bit, soit 50 fois plus que ce que semble offrir le 3D V-cache, ce qui amènerait à obtenir des CCD moins gourmands et moins chauds.
par Une ragoteuse à forte poitrine en Auvergne-Rhône-Alpes le Vendredi 11 Juin 2021 à 17h07
Pour eviter cela on ajoute le long de ce type de fil des buffer/repeater pour rebooster le signal. Or chaqu'un de ces composants dépense de l'énergie, et ajoute de la latence sur le signal.
Il y a vraiment des répéteurs au sein même d'un die? Pour parcourir... qlq mm?
par Une ragoteuse à forte poitrine en Auvergne-Rhône-Alpes, le Vendredi 11 Juin 2021 à 17h07  
par Darth Moule le Vendredi 11 Juin 2021 à 15h51
personnellement j'ai du mal à voir le % de chaleur produit par les pistes par rapports aux composants
En realité c'est un peu plus compliqué que cela, l'exemple de la video est un peu trompeur, il y a d'autre problème avant la latence induite par la longeur du fil.
Les fils sont fait dans un materiaux conducteur, mais ils sont très fin et très long, or la resistance depend du type de materiaux mais aussi de la largeur du fil (enfin de sa section) et de sa longueur, section de fil faible -> resistance forte, grand longueur -> resistance forte.
Un fil avec une haute resistance attenue le signal produit, a un tel point que si le fil est trop long il ne pourra peut-etre pas activer les transistors au bout du fil.
Pour eviter cela on ajoute le long de ce type de fil des buffer/repeater pour rebooster le signal. Or chaqu'un de ces composants dépense de l'énergie, et ajoute de la latence sur le signal.

Au final l'énergie totale dissipé ne correspond pas juste à l'énergie dissipé par effet joule dans les fils (c'est à dire le fil qui chauffe) on doit aussi prendre en compte l'énergie dissipé par ces composants actif qu'on a ajouté.

Voila, j'espère que ça t'aide a te faire une idée de pourquoi cela dépense de l'énergie les fils plus long. Par contre je n'ai pas d'estimation a te donner sur ce que cela représente comme energie.
par Guillaume L., le Vendredi 11 Juin 2021 à 16h15  
par Darth Moule le Vendredi 11 Juin 2021 à 15h51
Merci pour la réponse. Ce que je comprends c'est que les gains "thermiques" sur un des couches empilées sont liés à la diminution des pistes (personnellement j'ai du mal à voir le % de chaleur produit par les pistes par rapports aux composants)
Je vais reprendre ma question mais posée différemment : on produit moins de Watts, mais est ce qu'on dissipera aussi bien les Watts produit par les couches inférieures en 2,5D/3D qu'en 2D ? (risque de points chauds sur les composants pris en sandwich). Est ce que c'est les problématiques thermiques qui limitent finalement le nombre de couches possibles ?
En fait, c'est rapidement expliqué, mais au final le produit a exactement la même taille et est au pire aussi isolant que le silicium actuellement posé sur le die unique des CPU Ryzen actuel. La couche rajoutée comble les 95 % de silicium enlevé, donc techniquement tu auras les mêmes performances thermiques pour la partie computing (ce n'est pas un rajout sur un CCD Zen3, mais sur un CCD Zen3 raboté à 95 %)

Sinon la limitation on en a parlé sur l'autre news sortie plus tôt dans la semaine, c'est surtout une preuve de concept ici, donc une réalisation simple. Il est très fort probable que si celle-ci est bonne, les prochaines architectures soient en 3D avec du stacking de cache sans de réel impact, je te laisse voir le fil des ragots sur l'autre billet mis en lien
par Darth Moule, le Vendredi 11 Juin 2021 à 15h51  
par Guillaume L. le Vendredi 11 Juin 2021 à 14h45
Et bien la diminution provient d'un coût en transmission d'information beaucoup plus faible, on en a parlé déjà et dans le cas présent, un signal provenant d'un cœur aura plus de possibilité pour traverser moins de pistes, donc de moins chauffer - grosso modo, mais c'est un des cas de figures ici.

Des pistes plus courtes signifie un signal plus stable aussi, donc moins gourmand en énergie puisque moins de pertes/erreurs à gérer. Cela veut dire que la gestion du cache est probablement revue dans son ensemble et il reste à définir si cette amélioration est valable dans tous les scénarios : nb de cœurs utilisés, quantité de cache L3 utilisée, vitesse du CPU...
Merci pour la réponse. Ce que je comprends c'est que les gains "thermiques" sur un des couches empilées sont liés à la diminution des pistes (personnellement j'ai du mal à voir le % de chaleur produit par les pistes par rapports aux composants)
Je vais reprendre ma question mais posée différemment : on produit moins de Watts, mais est ce qu'on dissipera aussi bien les Watts produit par les couches inférieures en 2,5D/3D qu'en 2D ? (risque de points chauds sur les composants pris en sandwich). Est ce que c'est les problématiques thermiques qui limitent finalement le nombre de couches possibles ?
par Guillaume L., le Vendredi 11 Juin 2021 à 14h50  
par Un ragoteur sans nom en Île-de-France le Vendredi 11 Juin 2021 à 13h23
Alors attention un bon isolant électrique n'est pas forcément un isolant thermique. c'est le cas du verre (même s'il conduit la chaleur 200/300 fois moins que le cuivre) et surtout du diamant qui a une conductivité thermique 3/4 fois supérieur au cuivre tout en étant un très bon isolant électrique
Oui et puis bon, on parle d'une hauteur de quelques microns ici, même avec du dioxyde de silicium on est loin de dissiper 10 W dans l'isolant tout de même
par Guillaume L., le Vendredi 11 Juin 2021 à 14h45  
par Darth Moule le Vendredi 11 Juin 2021 à 12h23
Je suis toujours très sceptique sur la chauffe. On empile des composants qui chauffent, ça vient donc créer une résistance thermique supplémentaire (il faut quand même bien séparer les couches 3D avec qqch non conducteur éléctrique, et qui dit non conducteur électrique dit mauvais conducteur thermique). Si ça revient a empiler des composants qui chauffent peu, pourquoi pas, mais j'aimerai bien savoir dans quel cas ils notent une diminution de la chauffe pour un "nombre de composants" équivalent entre la solution 2D et 2,5/3D
Et bien la diminution provient d'un coût en transmission d'information beaucoup plus faible, on en a parlé déjà et dans le cas présent, un signal provenant d'un cœur aura plus de possibilité pour traverser moins de pistes, donc de moins chauffer - grosso modo, mais c'est un des cas de figures ici.

Des pistes plus courtes signifie un signal plus stable aussi, donc moins gourmand en énergie puisque moins de pertes/erreurs à gérer. Cela veut dire que la gestion du cache est probablement revue dans son ensemble et il reste à définir si cette amélioration est valable dans tous les scénarios : nb de cœurs utilisés, quantité de cache L3 utilisée, vitesse du CPU...
par Un ragoteur sans nom en Île-de-France, le Vendredi 11 Juin 2021 à 13h23  
par Darth Moule le Vendredi 11 Juin 2021 à 12h23
Je suis toujours très sceptique sur la chauffe. On empile des composants qui chauffent, ça vient donc créer une résistance thermique supplémentaire (il faut quand même bien séparer les couches 3D avec qqch non conducteur éléctrique, et qui dit non conducteur électrique dit mauvais conducteur thermique). Si ça revient a empiler des composants qui chauffent peu, pourquoi pas, mais j'aimerai bien savoir dans quel cas ils notent une diminution de la chauffe pour un "nombre de composants" équivalent entre la solution 2D et 2,5/3D
Alors attention un bon isolant électrique n'est pas forcément un isolant thermique. c'est le cas du verre (même s'il conduit la chaleur 200/300 fois moins que le cuivre) et surtout du diamant qui a une conductivité thermique 3/4 fois supérieur au cuivre tout en étant un très bon isolant électrique
par Jemporte, le Vendredi 11 Juin 2021 à 13h05  
Du coup la DDR5 ne sert plus à rien et on pourra prendre de la DDR 2666 ECC qui changera rien sur la DDR4 4000 OC. Excellente nouvelle ! AM4 rulz !
par Darth Moule, le Vendredi 11 Juin 2021 à 12h23  
Je suis toujours très sceptique sur la chauffe. On empile des composants qui chauffent, ça vient donc créer une résistance thermique supplémentaire (il faut quand même bien séparer les couches 3D avec qqch non conducteur éléctrique, et qui dit non conducteur électrique dit mauvais conducteur thermique). Si ça revient a empiler des composants qui chauffent peu, pourquoi pas, mais j'aimerai bien savoir dans quel cas ils notent une diminution de la chauffe pour un "nombre de composants" équivalent entre la solution 2D et 2,5/3D
par Un passionné de jeux, le Vendredi 11 Juin 2021 à 12h23  
des températures en baisse grâce à une consommation énergétique plus faible. On attend de voir parce que déçu de la 5800X de ce côté-là..