Un 3 nm en préparation chez Samsung, qui démonte des licornes ? |
————— 15 Octobre 2019 à 08h05 —— 11560 vues
Un 3 nm en préparation chez Samsung, qui démonte des licornes ? |
————— 15 Octobre 2019 à 08h05 —— 11560 vues
Dans la série des fondeurs, Samsung ne fait pas vraiment les têtes d'affiche des CPU et autres GPU - c'est TSMC qui a raflé la mise RDNA / Zen 2 en 7 nm, alors que la première a pourtant un semestre d'avance technologique. Preuve en est avec l'information du jour - enfin, de la veille - chinée d'on ne sait trop où à un événement concernant les performances du futur procédé en 3 nm de la firme.
Et Dieu sait que les chiffres sont impressionnants. Nommé 3GAE de par la technologie Gate-All-Around utilisant des nanofils, ce processus offrirait par rapport au 7 nm au minimum 65 % de réduction de la consommation (à fréquence égale) ou 40 % d'augmentation des performances à gloutonnerie d'électrons constante : de quoi faire plaisir déraisonnablement à nos petites puces ! Niveau densité, c'est là encore le nirvana avec un facteur 2,5 ! Il faut dire que ce 3 nm, gravé en EUV, est un noeud de gravure différent du 7 et du 5 nm, d'où les valeurs si élevées de gains.
Samsung just mentioned some numbers for 3GAE and the numbers are impressive if they end up being anywhere near true when it ramps. >65% lower power or >40% higher performance @ 2.5x the density vs. 7LPP. Excellent channel control. (can't take photos, sorry!).
— David Schor (@david_schor) October 14, 2019
Si vous ne connaissez pas le gus, sachez qu'il administre le site WikiChip.org dont nous relayons très souvent les articles détaillés concernant les puces CPU des segments allant des portables aux gros bousins serveurs en passant par l'ARM et quelques actualités diverses telles les accélérateurs de machine learning... Autant dire que si les chiffres ne sont pas officiels, la source est de confiance. Avec une production de risque - la dernière étape de calibration des chaînes de production avant la mise en route pour les partenaires sélectionnés - prévue pour 2021, c'est à croire que la loi de Moore s'est réveillée avec le rattrapage de l'avance autrefois considérable d'Intel par ses fonderies concurrentes. Dans 3 ans, une nouvelle raclée ?
![]() | Un poil avant ?Ventes de jeux vidéo S42 : Destinée ou Hazard ? | Un peu plus tard ...Une faille critique découverte dans SUDO : attention à vos machines Linux... | ![]() |
Pour éviter ça il faudrait distribuer ton GPU sur une surface plus grand pour avoir moins de W/mm². Mais du coup tu augmentes clairement les latences de communication et si ce que tu exécutes a besoin d'un tout petit peu de couplage tu vas juste détruire les perfs.
Tu sais, on sait déjà faire des circuits qui consomment plus de puissance et qui vont plus vite, le problème c'est dissiper la puissance, c'est pour ça qu'on appel ça le power wall. C'est actuellement notre capacité à dissiper de l'énergie qui limite notre puissance de calcul. Réduire la taille de gravure permet de réduire les capacités parasites des transistors et donc de faire baisser la consommation lors du changement d'état du transistor. Avoir plus d'énergie ne résout pas le problème.