Intel Tremont : une nouvelle architecture pour les CPU basse consommation |
————— 25 Octobre 2019 à 15h00 —— 18004 vues
Intel Tremont : une nouvelle architecture pour les CPU basse consommation |
————— 25 Octobre 2019 à 15h00 —— 18004 vues
Brièvement mentionnée à l’Intel Architectural Day mais non détaillée pour éviter de trop demeurer dans l’ombre d’Ice Lake, le penchant basse consommation du 10 nm était resté bien obscur aux yeux du grand public. Or, à l’occasion de la Linley Fall Processor Conference, organisée par le fondeur à son quartier général de Santa Clara, les bleus étaient très fiers de présenter leur bousin sous toutes les coutures. Et quand on parle "basse consommation" ce n’est pas les versions 5 à 10 W des Ice Lake actuels, mais la branche héritée des Atoms, désormais renommée en Pentium Silver ou Celeron. En 14 nm, la dernière déclinaison était Goldmond Plus, qui grimpait jusqu’à 4 cœurs non hyperthreadés dans les puces Gemini Lake.
De manière étrange, la lithographie n’est pas abordée dans les communiqués officiels. Bien qu’il soit difficilement imaginable de voir Intel virer de bord sur un produit déjà abordé (surtout dans un domaine où les designs sont moins volumineux et injectent moins de jus dans le circuit, tout à fait approprié au 10 nm), cette absence est intrigante. Un moyen d’éviter les bourdes quant aux retards ?
Attaquons-nous maintenant au vif du sujet : ce Tremont, komenkilé ? Dès le premier abord, la parenté avec Ice Lake saute aux yeux : même si le L1 reste sagement à 32 Ko (contre 48 sur son aîné), l’architecture lui emprunte son nombre de 10 ports d’exécution, ainsi qu’un étage de décodage supportant également 6 instructions à la fois (organisé en 2*3, contre 4 précédemment)... mais la ressemblance s’arrête là, l’agencement interne n’étant pas conservé. On garde bien entendu les changements classiques du prédicateur de branchement amélioré (sans plus de détails) et du ROB qui passe à plus de 200 entrées ; et le buffer permettant de finaliser la terminaison des instructions reste à 4 instructions par cycle, ce qui fait sens, car rares sont les applications à saturer cette ressource.
Avec un bon budget graphisme, l’organigramme logique ressemble à ça !
Pour revenir du côté des ports, nous en retrouvons 4 pour les opérations mémoire dont deux générations des adresses, 1 pour les branchements, 3 pour l’arithmétique entière et 2 pour celle vectorielle et flottante. On notera également le support de nouvelles extensions permettant d’accélérer les calculs de corps de Gallois utilisés notamment dans les chiffrements AES, ainsi qu’une gestion possible plus fine du cache. Cache qui, justement, passe pour le niveau L2 à un maximum de 4,5 Mo et un minimum de 1,5 Mo (la quantité réelle variant selon les modèles de la gamme... encore non dévoilée à l’heure actuelle, bien sûr [sic]), sachant que, tout comme Goldmond, le bouzin ne possède pas de L3 — basse consommation oblige.
Armée de telles améliorations, la performance ne peut que bondir : + 33 % d’IPC mesurés sur la suite de benchmark SPEC, ça envoie du pâté ! Pas forcément de quoi encoder un stream à la volée, mais les tablettes et mini-PC de nouvelle génération devraient bénéficier d’un boost appréciable. Et la date de sortie dans tout ça ?
Quand un ingénieur rencontre Bob du service marketing et Jean-Pierre électro...
Un poil avant ?Au tour d'AMD de publier des pilotes pour les joueurs | Un peu plus tard ...Micron se met aux SSD portables avec sa gamme Crucial X8 |