COMPTOIR
  
register

Composé par ————— —— 9978 vues

Le 5nm arrive chez TSMC

La finesse de gravure est un marché en expansion, et qui pourtant se heurte de plus en plus aux limites actuelles des propriétés physiques des matériaux utilisés. Symbolisée par le ralentissement de la "loi" de Moore, la gravure est un gage de performances accrues pour les acteurs. TSMC a un fauteuil de leader, et compte bien le conserver. Alors que son 7nm passe la vitesse supérieure avec des puces complexes comme CPU et GPU, l'après 7nm a déjà commencé. On parle de 5nm donc, et surtout de 5nm EUV.

 

Les premiers design 5nm seront produits durant le 1er semestre 2019, tout ça pour arriver à une production de masse au premier semestre 2020 au plus tard. Le patron a même ajouté que tout ce qui était en 7nm adoptera le 5nm. Il est d'ailleurs prévu que ce node soit un node "longue durée", au même titre que l'ont été le 16nm, le 28nm surtout et le sera le 7nm. Les nodes intermédiaires qui sont en fait des petites retouches comme l'est le 12nm pour le 16nm, ne sont pas considérés à juste titre comme des bases faites pour durer. Vous retrouverez le N5, nom de code, dans toutes les bonnes crèmeries l'année prochaine, et on verra donc ce qu'il en sera à ce moment. (Source Digitimes)

 

tsmc cdh

Un poil avant ?

Des dalles OLED pour ordinateurs portables chez Samsung en 15,6"

Un peu plus tard ...

Nvidia GTX à base de Turing : la fuite qui confirmerait !

Les 10 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Jemporte, le Vendredi 25 Janvier 2019 à 22h29  
par Ideal le Jeudi 24 Janvier 2019 à 15h21
"un transistor n'est pas plus large qu'un atome" Moué un transistor c'est quand même une structure en 3D.
Le diamètre d'un atome c'est 0,35 nanomètre pour l'atome d'uranium, 0,1 pour l'hydrogène et silicum se trouve sous la moyenne des deux genre 0.22 nanomètre.
Et parlons même pas de l'échelle du noyau de l'atome proprement dit 10000 à 100000 fois plus petit (à élever au cube pour se rendre compte en volume).
Nos transistors ont l'air + qu'énormes à ces échelles.

Si les humains s'étaient arrêtés "aux limites" de ce qu'ils savent, on en serait encore à s'envoyer des posts du genre "je peux pu réduire la taille de mon entrecôte, mon silex est trop épais."
Par contre on commence à avoir les effets quantiques de l'approche de ces limites. Les fabricants de circuits savent faire avec, mais ça a un coût en terme de perfs et conso.
D'où l'approche 3D qui s'impose. Qu'on le fasse avec du silicium ou autre chose, l'avenir est au circuit 3D.
par Un ragoteur sans nom embusqué, le Vendredi 25 Janvier 2019 à 14h03  
par Nicolas D. le Jeudi 24 Janvier 2019 à 17h44
Quand on aura les carac' définitives de chez Intel, on pourra ressortir ça =). En supposant que le "pas d'nom" ça soit le futur 5nm TSMC .
On pourrait déjà comparer actuellement entre le dernier 14 nm d'intel pour les i9000 et le 12 nm de amd a ses zen R2000 et après le comparer au 7 nm (faux 7 nm) de tsmc sur les soc mobile, cela pourrait être pas mal non?
Et on pourra faire pareil quand intel sortira sont 10 nm et 7 nm chez amd avec toujours le 7 nm de tsmc et le 7 nm de samsung EUV par exemple et ainsi de suite, cela renseignera pas mal de monde ici.
par Nicolas D., le Jeudi 24 Janvier 2019 à 17h44  
par AntiZ le Jeudi 24 Janvier 2019 à 10h33
A terme, faudra vraiment qu'on ait un tableau comparatif de tout ce bordel.
Quand on aura les carac' définitives de chez Intel, on pourra ressortir ça =). En supposant que le "pas d'nom" ça soit le futur 5nm TSMC .
par Ideal, le Jeudi 24 Janvier 2019 à 15h21  
par Un ragoteur quantique en Île-de-France le Jeudi 24 Janvier 2019 à 13h03
De toute façon on arrive aux limites là, celles ou un transistor n'est pas plus large qu'un atome, à un moment on ne peut plus réduire la taille.
"un transistor n'est pas plus large qu'un atome" Moué un transistor c'est quand même une structure en 3D.
Le diamètre d'un atome c'est 0,35 nanomètre pour l'atome d'uranium, 0,1 pour l'hydrogène et silicum se trouve sous la moyenne des deux genre 0.22 nanomètre.
Et parlons même pas de l'échelle du noyau de l'atome proprement dit 10000 à 100000 fois plus petit (à élever au cube pour se rendre compte en volume).
Nos transistors ont l'air + qu'énormes à ces échelles.

Si les humains s'étaient arrêtés "aux limites" de ce qu'ils savent, on en serait encore à s'envoyer des posts du genre "je peux pu réduire la taille de mon entrecôte, mon silex est trop épais."
par Un ragoteur quantique en Île-de-France, le Jeudi 24 Janvier 2019 à 13h03  
5nm qui serait un 7nm++.

De toute façon on arrive aux limites là, celles ou un transistor n'est pas plus large qu'un atome, à un moment on ne peut plus réduire la taille.
par Rondoudou, le Jeudi 24 Janvier 2019 à 11h14  
Alors là en effet, le temps qu'ils arrivent à faire quelque chose d'efficient avec le graphène, on risque de tomber dans une période de stagnation assez longue, ils vont pouvoir bosser leur architecture & améliorer le tout pour donner une raison de sortir de nouveaux CPU/GPU en attendant.
par AntiZ, le Jeudi 24 Janvier 2019 à 10h33  
Ce "5nm" a tout l'air d'être un 7nm en fait (ce dernier est différent du "7nm" qu'on nous sert aujourd'hui), c'est TSMC en même temps.

Chose intéressante pour ceux qui font dans le long terme, acheter en vrai 5nm ("3nm" marketting) sera plus que rentable, le temps (visiblement long) que les premières puces au graphène prennent le relais.

Après Zen 2 (ou Zen 3 pour ceux qui attendent la DDR5), les processeurs qui sortiront à ce moment sera la prochaine étape pour l'achat rentable/long terme.
Espérons aussi que la DDR6 sorte en même temps.

Par contre, ça veut dire qu'Intel est maintenant à une gravure de retard par rapport à ses concurrents, vu qu'il sera au 10nm quand les autres seront au vrai 7nm ("5nm" ).
par opiumdna le Jeudi 24 Janvier 2019 à 09h05
A quelle finesse de gravure peut-on comparer un 5nm de chez TSMC équipant les smartphones à un proc Intel ou AMD desktop ou laptop ?

C'est pas 3nm la limite ?
A du vrai 7nm chez ITRS (qu'Intel suit) à titre de comparaison.

Sinon, aux dernières nouvelles, la limite absolue c'est 5nm (le vrai, pas un 7nm déguisé en tant que tel).
par Un ragoteur du Grand Est le Jeudi 24 Janvier 2019 à 07h20
Donc, pour résumer, le 7nm, qui est plutôt un 10nm DUV, va se voir remplacé par le 5nm mais tout de suite dans sa version EUV. Qui est en fait la version EUV du 7nm. Soit la version EUV également du 10nm. Le tout n'étant que des appellations marketing, ces tailles en nm ne correspondant réellement à aucune mesure de quoi que ce soit dans une puce !

J'ai bien tout compris ?
"7nm" TSMC = 10nm Intel (ITRS)
"5nm" TSMC = 7nm ITRS

A terme, faudra vraiment qu'on ait un tableau comparatif de tout ce bordel.
par opiumdna, le Jeudi 24 Janvier 2019 à 09h05  
par Un ragoteur du Grand Est le Jeudi 24 Janvier 2019 à 07h20
Donc, pour résumer, le 7nm, qui est plutôt un 10nm DUV, va se voir remplacé par le 5nm mais tout de suite dans sa version EUV. Qui est en fait la version EUV du 7nm. Soit la version EUV également du 10nm. Le tout n'étant que des appellations marketing, ces tailles en nm ne correspondant réellement à aucune mesure de quoi que ce soit dans une puce !

J'ai bien tout compris ?
A quelle finesse de gravure peut-on comparer un 5nm de chez TSMC équipant les smartphones à un proc Intel ou AMD desktop ou laptop ?
par Rondoudou le Jeudi 24 Janvier 2019 à 08h05
On avance, c'est bien. Quelqu'un pourrait rappeler la limite de gravure pour le silicium svp ? La suite c'est du graphène, non ?
C'est pas 3nm la limite ?
par Rondoudou, le Jeudi 24 Janvier 2019 à 08h05  
On avance, c'est bien. Quelqu'un pourrait rappeler la limite de gravure pour le silicium svp ? La suite c'est du graphène, non ?
par Un ragoteur du Grand Est, le Jeudi 24 Janvier 2019 à 07h20  
Donc, pour résumer, le 7nm, qui est plutôt un 10nm DUV, va se voir remplacé par le 5nm mais tout de suite dans sa version EUV. Qui est en fait la version EUV du 7nm. Soit la version EUV également du 10nm. Le tout n'étant que des appellations marketing, ces tailles en nm ne correspondant réellement à aucune mesure de quoi que ce soit dans une puce !

J'ai bien tout compris ?