Le fondeur taïwanais a révélé quelques détails en plus sur la feuille de route pour ses procédés de gravures, particulièrement sur les technologies N3, N3E et N2.

 

Commençons par N3, que l'on peut aussi nommer 3 nm. On en entend parler depuis un moment, le grand successeur du N5 est planifié pour une production de risque encore cette année et si tout s'est bien passé, la production en volume démarrera ensuite durant la seconde moitié de 2022, avec l'objectif d'effectuer une première livraison commerciale à un client non mentionné (Apple ? Intel ?) le premier trimestre de 2023 au plus tard, voire même fin 2022. TSMC admet que ce ne sera qu'à la fin du premier trimestre de 2023 que les revenus du N3 commenceront à apparaître sur ses résultats.

Petit rappel aussi de ce qu'apporte ce node, une étape majeure avant le N2 en 2025. Les améliorations des performances seront de l'ordre de 10 à 15 %, avec une baisse de 25 à 30 % de la consommation, et une surface logique multipliée par 1.7. Par contre, tout cela aura forcément un coût, notamment à cause d'un usage encore plus important d'une lithographie EUV. Le N3 aura ainsi encore plus de couches EUV que le N5, qui en possède 14. Par conséquent, le cycle de production sera également plus long, avec plus de 1000 étapes.

 

Arrivera ensuite le N3E, une amélioration du N3, probablement une plus importante que ce qu'a été le 6 nm par rapport au 7 nm et le 4 nm par rapport au 5 nm. Il nous semble que c'est la première fois que TSMC mentionne celui-ci. Comme N3, N3E apportera donc apparemment aussi des améliorations de performances, de consommation et même de rendement. Mais TSMC n'en a pas encore vraiment dit beaucoup plus. Le fondeur n'a pas non plus spécifié si N3E sera bien rétrocompatible directement avec les designs et les IP basés sur du N3. Toutefois, la clientèle concernée aura normalement le temps de s'y préparer s'il le faut, N3E étant planifié pour être disponible commercialement pile an un après l'arrivée du N3.

 

La suite se fera avec le N2, un node aussi déjà mainte fois mentionné par le fondeur, mais à propos duquel les détails sont encore assez vagues. On peut ici rappeler que TSMC avait déjà confirmé considérer l'usage de transistors GAAFET pour celui-ci, sans pour autant confirmer qu'il s'agissait d'une décision définitive. Il n'y a pas plus de détails techniques à se mettre sous la dent aujourd'hui, mais seulement la première confirmation que N2 est désormais officiellement programmé pour 2025. C'est un peu vague, on ne sait pas encore si cette année est censée nous indiquer le démarrage de la production de risque, le début de la production en volume ou de la première livraison. En affirmant que leur N2 sera le node le plus compétitif de 2025, les propos du PDG semblent néanmoins plutôt suggérer que le procédé sera bien commercialisé cette année-là. (Source)

 

tsmc futur wafer voyant


Un poil avant ?

Intel et Apple, Pat Gelsinger veut toujours y croire !

Un peu plus tard ...

M1 Pro et M1 Max : deux nouvelles puces chez Apple !

Les 10 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !