COMPTOIR
register

N3, N3E, N2...Des détails en plus pour le programme de TSMC de 2023 à 2025

Le fondeur taïwanais a révélé quelques détails en plus sur la feuille de route pour ses procédés de gravures, particulièrement sur les technologies N3, N3E et N2.

 

Commençons par N3, que l'on peut aussi nommer 3 nm. On en entend parler depuis un moment, le grand successeur du N5 est planifié pour une production de risque encore cette année et si tout s'est bien passé, la production en volume démarrera ensuite durant la seconde moitié de 2022, avec l'objectif d'effectuer une première livraison commerciale à un client non mentionné (Apple ? Intel ?) le premier trimestre de 2023 au plus tard, voire même fin 2022. TSMC admet que ce ne sera qu'à la fin du premier trimestre de 2023 que les revenus du N3 commenceront à apparaître sur ses résultats.

Petit rappel aussi de ce qu'apporte ce node, une étape majeure avant le N2 en 2025. Les améliorations des performances seront de l'ordre de 10 à 15 %, avec une baisse de 25 à 30 % de la consommation, et une surface logique multipliée par 1.7. Par contre, tout cela aura forcément un coût, notamment à cause d'un usage encore plus important d'une lithographie EUV. Le N3 aura ainsi encore plus de couches EUV que le N5, qui en possède 14. Par conséquent, le cycle de production sera également plus long, avec plus de 1000 étapes.

 

Arrivera ensuite le N3E, une amélioration du N3, probablement une plus importante que ce qu'a été le 6 nm par rapport au 7 nm et le 4 nm par rapport au 5 nm. Il nous semble que c'est la première fois que TSMC mentionne celui-ci. Comme N3, N3E apportera donc apparemment aussi des améliorations de performances, de consommation et même de rendement. Mais TSMC n'en a pas encore vraiment dit beaucoup plus. Le fondeur n'a pas non plus spécifié si N3E sera bien rétrocompatible directement avec les designs et les IP basés sur du N3. Toutefois, la clientèle concernée aura normalement le temps de s'y préparer s'il le faut, N3E étant planifié pour être disponible commercialement pile an un après l'arrivée du N3.

 

La suite se fera avec le N2, un node aussi déjà mainte fois mentionné par le fondeur, mais à propos duquel les détails sont encore assez vagues. On peut ici rappeler que TSMC avait déjà confirmé considérer l'usage de transistors GAAFET pour celui-ci, sans pour autant confirmer qu'il s'agissait d'une décision définitive. Il n'y a pas plus de détails techniques à se mettre sous la dent aujourd'hui, mais seulement la première confirmation que N2 est désormais officiellement programmé pour 2025. C'est un peu vague, on ne sait pas encore si cette année est censée nous indiquer le démarrage de la production de risque, le début de la production en volume ou de la première livraison. En affirmant que leur N2 sera le node le plus compétitif de 2025, les propos du PDG semblent néanmoins plutôt suggérer que le procédé sera bien commercialisé cette année-là. (Source)

 

tsmc futur wafer voyant

Un poil avant ?

Intel et Apple, Pat Gelsinger veut toujours y croire !

Un peu plus tard ...

M1 Pro et M1 Max : deux nouvelles puces chez Apple !

Les 10 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un adepte de Godwin en Attique, le Jeudi 21 Octobre 2021 à 12h14  
Le N2 de tsmc sera le concurrent du 20A de chez intel. Les 2 passeront au gaafet à ce moment là.
par Unragoteursansespace embusqué, le Mercredi 20 Octobre 2021 à 06h44  
Au vu de la situation, je pense que le N2 sera plutôt vers 2026.C'est la vraiment qu'on verra si Intel à rattrapé son retard face à tmsc car entre le N3 et le N2 vont s'écouler plus de temps que les autres passages de gravure, ce sera vraiment la première rupture chez tmsc qui pourrait avoir pour la première fois des problèmes de gravure, le procédé en gaafet sera tout nouveau et la Intel à une chance de rattrapper son retard. Samsung a l'air aussi larguer avec son propre gaafet prendrai déjà du retard.La technologie gaafet semble prometteuse mais très dur à produire en qualité rebus.Peut être qu'on aura donc une rupture difficile à passer avec ce futur N2 ou équivalent Intel.On en est encore qu'au N5 de tmsc et fin 2021 a début 2022, 2025-2026 est encore trop loin pour savoir ce qui va bien se passer à ses dates la, il peut se passer tellement de choses imprévu, on l'a déjà vu avec Intel avec 10nm et son 14 durer.Donc wait and see.
par _m_, le Mardi 19 Octobre 2021 à 18h27  
par D en Provence-Alpes-Côte d'Azur le Mardi 19 Octobre 2021 à 18h13
Les machines de lithographiques du fabricant ASML ont-elles le quasi-monopole ?
Pour l'EUV, oui c'est les seules au monde à savoir faire ça.
Et ça ne serait à priori pas demain la veille que les chinois les copieront. Ils s'appuieraient sur des décennies d'expériences et de recherches et ils sont pas tout seuls, il y a tout un réseau de prestataires et de fournisseurs de haut niveau derrières eux (Trumpf pour les lasers, Zeiss pour l'optique, etc...).
par Matthieu S., le Mardi 19 Octobre 2021 à 18h21  
par D en Provence-Alpes-Côte d'Azur le Mardi 19 Octobre 2021 à 18h13
Les machines de lithographiques du fabricant ASML ont-elles le quasi-monopole ?
ASML en 2020, c'était 100 % du marché EUV et 94,5 % du marché DUV.
Oui, on peut donc bien parler de monopole
par D en Provence-Alpes-Côte d'Azur, le Mardi 19 Octobre 2021 à 18h13  
Les machines de lithographiques du fabricant ASML ont-elles le quasi-monopole ?
par _m_, le Mardi 19 Octobre 2021 à 18h09  
par Matthieu S. le Mardi 19 Octobre 2021 à 14h51
Généralement, il s'agit du gain de fréquence possible pour une puce fabriqué sur le nouveau node par rapport à une puce à complexité et puissance identiques fabriquée sur le node précédent. Et oui, souvent il faudra choisir entre gains de consommation et gains de performance, ou faire un peu des deux.
Oki. Merci.
par Matthieu S., le Mardi 19 Octobre 2021 à 14h51  
par _m_ le Mardi 19 Octobre 2021 à 10h58
J'ai jamais compris comment ils calculaient leurs améliorations de performances (ici +10% à +15%)?
La densité, c'est évident, la conso: baisse des courants de fuites etc... mais la perf? C'est pas le node qui fait le design d'une puce. Est-ce les espoirs de monté en fréquences? Mais dans ce cas, point de gain sur la conso
Généralement, il s'agit du gain de fréquence possible pour une puce fabriqué sur le nouveau node par rapport à une puce à complexité et puissance identiques fabriquée sur le node précédent. Et oui, souvent il faudra choisir entre gains de consommation et gains de performance, ou faire un peu des deux.
par _m_, le Mardi 19 Octobre 2021 à 10h58  
J'ai jamais compris comment ils calculaient leurs améliorations de performances (ici +10% à +15%)?
La densité, c'est évident, la conso: baisse des courants de fuites etc... mais la perf? C'est pas le node qui fait le design d'une puce. Est-ce les espoirs de monté en fréquences? Mais dans ce cas, point de gain sur la conso
par Un ragoteur qui draille du Centre-Val de Loire, le Mardi 19 Octobre 2021 à 09h12  
pas de gaffette dans le profanation
par Jemporte, le Mardi 19 Octobre 2021 à 09h01  
En fait, Intel n'étant lui-même pas très en retard niveau techno, mais niveau équipement de production, TSMC n'a pas intérêt à se reposer une seconde sur ses lauriers.

Par ailleurs quand ils annoncent du N2 pour 2025 c'est qu'ils sont au moins déjà capables de le produire au compte gouttes et avec une fiabilité mitigée.