COMPTOIR
  
register

Le Ryzen 5800 est passé entre les mains d'un expert : quid des améliorations micro-architecturales ?

Avec la sortie de Zen 3, AMD a annoncé une nouvelle microarchitecture centrée autour d'un pipeline toujours plus gros, permettant ainsi d'exécuter toujours plus d'instructions en parallèle, d'où des performances en hausse par rapport à la génération précédente, alors même que le procédé de gravure reste inchangé. Rajout d'unités de calculs, cache doublé, prédicteur de branchement plus efficace : une majeure partie de composants sont mis à jour, tout du moins selon le marketing. Pour retrouver la liste complète des changements, c'est par ici sur notre dossier dédié.

 

Car, en interne, des entourloupes sont toujours possibles, d'autant plus que rares sont les personnes capables de vérifier l'exactitude d'un passage à 10 ports d'exécution (par exemple), hormis en observant des temps d'exécution en baisse sur un ensemble de benchmarks... sans pouvoir pointer précisément la cause. Heureusement, Agner Fog fait partie de cette minorité, et a rendu ses conclusions sur un post via son forum personnel (au passage, sa page d'accueil vaut le détour). Si vous ne connaissez pas le gus, Agner est une pointe dans le domaine de l'analyse logique des processeurs (et pour une subtilité proche de celle de Linus Torvalds), et est actuellement basé au Danemark.

 

amd ryzen puce

 

Bref, notre compère, déjà à l'origine de la découverte d'une nouvelle optimisation présente sur Zen 2 et Ice Lake (spoiler : AMD semble avoir fait machine arrière sur Zen 3, et ne l'a pas intégrée, probablement faute d'une complexité trop importante), a mis la main sur un Ryzen 5800, et a appliqué sa suite de micro-benchmarks manuelle pour en tirer tout ce que le silicium avait dans le ventre. Surprise ou non, les dires d'AMD se sont trouvés vérifiés : la bête peut traiter jusqu'à six instructions par cycle, même en mélangeant entiers et flottants, ce qui en fait la micro-architecture la plus performante du moment. Cependant, la structure du x86 impose toujours un décodage maximal de 4 instructions par cycle (ou 16 octets), ce qui fait que le processeur compense avec un cache de micro-instructions bien plus large : 4096 entrées.  Notez que ce phénomène n'est pas nouveau, la limitation étant également présente chez Intel. Au niveau des fréquences, l'exemplaire testé a mouliné entre 4,3 GHz et quasi 5 GHz, mais cela n'est pas vraiment une nouveauté. Il ne manque que l'AVX-512 pour aller titiller le geant bleu sur tous les fronts. Pour la bataille Zen 4 vs Alder Lake ?

Un poil avant ?

Des fuites sur la RX 6700 XT et du stock à venir pour RDNA2

Un peu plus tard ...

Unreal Engine 4.26 lancé, quelles nouveautés ?

Les 56 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !