COMPTOIR
register

Le 5 nm de TSMC déjà à 50 % de rendement, et en route pour Zen 4 ?

Décidément, il se passe difficilement une semaine sans que TSMC fasse parler de lui. Après avoir pu découvrir l'optimisme du fondeur taïwanais autour des avancements avec son procédé de gravure 3 nm pour 2022, voilà qu'un autre journal asiatique a rapporté que TSMC aurait également déjà obtenu un rendement de 50 % avec son procédé 5 nm, dont on rappelle que l’entrée en production s'est faite seulement en avril dernier.

En principe, un tel rendement ne signifie pas que l'autre moitié des puces produites est systématiquement défectueuse et inutilisable, mais qu'une portion au moins peut aussi être convertie en processeur simplement avec moins de cœurs actifs, par exemple. Dans tous les cas, la première vague de puces est une étape cruciale de la "production de risque d'un nouveau procédé", puisque c'est elle qui contribue beaucoup à résoudre tous les problèmes avant que TSMC puisse lancer la machine à 100 %.

 

Au passage, China Times spécifie aussi que l'architecture Zen 4 d'AMD sera bel et bien produite à partir de ce procédé. Cette information parait un peu officieuse, mais elle ne surprendra pas pour autant. En principe, Zen 3 doit tirer parti du procédé 7 nm EUV de TSMC en 2020, il est donc parfaitement attendu à ce que Zen 4 se base sur la génération suivante du fondeur taïwanais. Cela dit, la route est encore longue, Zen 4 étant attendu au plus tôt pour 2021, voire 2022, il ne fait aucun doute que son architecture devrait être relativement différente à celle d'aujourd'hui et qu'AMD pourrait aussi exploiter les avantages du nouveau node de TSMC pour augmenter le nombre de cœurs par die, ou d'augmenter la quantité de die et d'en conserver le nombre de cœurs à 8. Mais ce ne sont là que des supputations, le design de Zen 4 étant probablement encore loin d'être finalisé.

Avant AMD, Apple et HiSilicon également vont exploiter les services de TSMC pour des puces 5 nm, le premier pour son A14 et le second pour son prochain Kirin, et dont la préparation respective du design pour le passage au 5 nm aurait déjà été finalisée par les entreprises. En ce qui les concerne, la production en volume des nouvelles puces devrait ainsi démarrer en juillet prochain.

 

Les avantages du 5 nm face au 7 nm ? Une densité multipliée par 1,8, l'option d'une augmentation de 15 % de la fréquence pour une même puissance ou d'une réduction de 30 % de la consommation, ou un mix des deux. Ce n'est évidemment pas aussi marqué que lors du passage du 16 nm au 7 nm, mais c'est normal, puisqu'on arrive progressivement aux limites de la technologie FinFET, et d'où des gains toujours moindres à espérer désormais entre deux générations, en attendant la prochaine révolution. Quid de la concurrence ? Présentement, Intel n'est pas vraiment dans le tableau, bloqué au 14 nm et avec un 10 nm au développement laborieux, mais le fondeur planifierait une production en volume de son 7 nm maison pour 2021. Encore faut-il que tout se déroule comme prévu...

Quant à Samsung, le coréen est parfois officieusement pressenti pour la production en 7 nm des futurs GPU de NVIDIA; Samsung ne communique pas toujours autant que son rival TSMC, ce qui ne veut pas dire qu'il ne prépare pas le terrain pour l'avenir ! Sur le papier, la technologie 7 nm de l'un n'est pas bien différente de celle de l'autre, comme nous le montre ce tableau, contrairement au duel en 5 nm où la technologie de TSMC sortirait a priori grande gagnante, d'après ce papier.

 

Bref, dans tous les cas, c'est assurément TSMC qui parait plus que jamais en meilleure position pour continuer à raquer un maximum de parts de marché, et on voit assez mal la donne changer dans les prochaines années.

 

tsmc futur wafer voyant

Un poil avant ?

ChangXin se couronne premier fournisseur chinois de DRAM

Un peu plus tard ...

Le 9900KS mange des hertz, pour le sport

Les 10 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par seb4771, le Lundi 16 Décembre 2019 à 12h02  
Du coup, avec Intel qui galère avec son 10nm, le fait d'avoir rincé les clients pendant des années et d'avoir viré les grandes pointures en r&d, ça va faire mal.

Et son 7nm pour 2017, il est loin, le 5nm si j'ai bien vu était dans la roadmap pour "max" 2019.

Oui, je ris de sa détresse en espérant qu'AMD se réveille en GPU aussi un jour (et en perfs/watts).
par Un ragoteur des lumières en Auvergne-Rhône-Alpes, le Samedi 14 Décembre 2019 à 04h59  
Selon TSMC la densité de défauts de son procédé 7 nm serait de ~0,09/cm2
indépendamment de la taille du die à graver.

source:
https://fuse.wikichip.org/wp-content/uploads/2019/10/tsmc-n16-7-yield.png

Les caractéristiques physiques de Navi 10 seraient tel que:

Surface = 251 mm2
Ratio ~ 5/4
X ~ 17,7 mm
Y ~ 14,2 mm

source:
https://www.amd.com/system/files/documents/rdna-whitepaper.pdf
https://tpucdn.com/gpu-specs/images/g/861-navi-10-xt.jpg

On peut estimer le rendement de production de Navi 10 à ~80,1 %.

source:
https://caly-technologies.com/die-yield-calculator/

Bizarrement le marketing by TSMC ne semble pas rapporter des masses à AMD...

 

Average Selling Price (ASP)

GPU ASP decreased q/q due to a higher proportion of mobile sales


source:
http://ir.amd.com/static-files/fc5d3409-2056-4143-9c6f-30ad1445776e
par Unragoteursansespace en Île-de-France, le Vendredi 13 Décembre 2019 à 03h07  
En fait le procédé parle de 80% de rendement sur un chip test de 18nm. Si on extrapole au Zen 4 qui conserverait la taille de chiplet d'environ 75mm², on est déjà à 54% de rendement. Et encore on parle de chip 100% fonctionnel.
Pour rappel TSMC 7nm produit actuellement des chiplets Zen 2 avec un rendement de 93%, (8 cores et l'ensemble du cache fonctionnel). Autant dire qu'on doit être très près de 100% d'utilisation des chiplets Zen 2.
Les rendements de TSMC sont tout simplement bluffants. Je me demande si Samsung, avec Nvidia désormais comme client pour Ampère, parvient à des rendements comparables. Intel sur son 10nm en est vraisemblablement très éloigné alors que son architecture Core ne supporte pas une division en chiplets du CPU.
par weik, le Mercredi 11 Décembre 2019 à 20h01  
par Okutsuko le Mercredi 11 Décembre 2019 à 10h26
Des news du MCBFET de Samsung ? ça promet pas mal aussi. C'est fou la vitesse de développement dans ce domaine

J'aimerai tellement voir un processeur de 2040 pour prendre une grande claque dans les dents en voyant les perfs par rapport à aujourd'hui
Moi c'est + l'évolution des GPU qui m'impressionne et d'ailleurs dans quelques années ça se trouve on sera tous CPU limited car nos GPU seront trop performants

par Okutsuko, le Mercredi 11 Décembre 2019 à 10h26  
Des news du MCBFET de Samsung ? ça promet pas mal aussi. C'est fou la vitesse de développement dans ce domaine

J'aimerai tellement voir un processeur de 2040 pour prendre une grande claque dans les dents en voyant les perfs par rapport à aujourd'hui
par Un ragoteur sans nom de Bretagne, le Mercredi 11 Décembre 2019 à 09h49  
par Matthieu S. le Mardi 10 Décembre 2019 à 19h41
Ils ne le disent pas, mais je suppose qu'il doit s'agir de la moyenne des rendements de la production "de risque" des premières puces de test dont le but est principalement de certifier et calibrer le processus, sans vraiment de garanties du fondeur pour les clients qui se prêtent au jeu.
Ouais mais du coup là vous relayer juste la pub de TSMC difficile de savoir ce qu'il en est vraiment :/ (c'est partie d'un journal chinois/taïwanais).
Rien que les chiffres données me semble un peu fort, mais bon peut-être que c'est vrai.

D'ailleur petite note :
 
Une densité multipliée par 1,8

c'est la densité logique. Ce chiffre là est pas si surprenant, mais il dit pas grand chose pour la conception de circuit haute perf comme des gros CPUs superscalaires. Sur ce genre de chip ce qui domaine c'est la densité de la SRAM d'une part, et d'autre part la densité logique ne peut pas être vraiment exploité à cause de la limite de W/mm² (qu'on appel le "power wall" parfois) qui est plus contraignant que la finesse de gravure ici. Ce n'est que en baissant la puissance dissipé par les transistors qu'on peut augmenter la densité de transistor de nos jours (dans des circuits qui consomment beaucoup), d'où l'existance du dark silicon.

Et il me semble qu'ils ne parlent pas de la densité de la SRAM dans l'article d'origine.
par Un adepte de Godwin en Île-de-France, le Mardi 10 Décembre 2019 à 21h03  
Il y a une autre news qui disait qu'ils atteignaient déjà un rendement supérieur au 7nm DUV (celui des Zen2 et des Navi10/14). Pour rappel les CPU Apple de septembre 2020 sont déjà prévus d'être produits massivent em 6nm, dont le 5nm est une évolution.

Et c'est Samsung qui a communiqué sur son 4/3nm GAAFET alors que TSMC n'en a rien dit. Il a juste parlé de 3nm.
par Matthieu S., le Mardi 10 Décembre 2019 à 19h41  
par Un ragoteur sans nom de Bretagne le Mardi 10 Décembre 2019 à 10h10
C'est quoi cette news ? Avoir le yield de 50% ça ne veut rien dire si on ne precise pas pour quel design.

[quote]mais c'est normal, puisqu'on arrive progressivement aux limites de la gravure sur silicium[quote]
Non, on arrive à la limite du FinFET. Le passage au GAAFET devrait en theorie apporter pas mal.
Ils ne le disent pas, mais je suppose qu'il doit s'agir de la moyenne des rendements de la production "de risque" des premières puces de test dont le but est principalement de certifier et calibrer le processus, sans vraiment de garanties du fondeur pour les clients qui se prêtent au jeu.
Oui, bien vu pour le GAAFET, je n'y avais pas pensé
par Un rat goth à l'heure en Auvergne-Rhône-Alpes, le Mardi 10 Décembre 2019 à 17h55  
par Un ragoteur sans nom de Bretagne le Mardi 10 Décembre 2019 à 10h10
C'est quoi cette news ? Avoir le yield de 50% ça ne veut rien dire si on
ne précise pas pour quel design.
+1

The size matters!
par Un ragoteur sans nom de Bretagne, le Mardi 10 Décembre 2019 à 10h10  
C'est quoi cette news ? Avoir le yield de 50% ça ne veut rien dire si on ne precise pas pour quel design.

[quote]mais c'est normal, puisqu'on arrive progressivement aux limites de la gravure sur silicium[quote]
Non, on arrive à la limite du FinFET. Le passage au GAAFET devrait en theorie apporter pas mal.