COMPTOIR
register

×

EPYC Milan : apprétissant !

Zen 3 en rumeurs : toujours plus d'IPC et une fréquence qui grimperait de 200 MHz
EPYC Milan : apprétissant !

amdlogoAlors que la foire à Zen 2 bat son plein, les rumeurs reprennent sur Zen 3. Contrairement à Zen premier de nom, cette nouvelle génération ne sera pas un simple refresh sauce 7 nm+, mais verrait également des modifications architecturales.

 

C'est à l'occasion d'une conférence sucrète, mais fuitèe, organisée au Royaume-Uni concernant la gamme EPYC - Zen version serveur - que de nouvelles informations ont été dévoilées à propos de Milan, le successeur de Rome, lui-même encore à peine dans la place ! Ce Milou Milan étant sous architecture Zen 3, nous pouvons assez logiquement en déduire que bon nombre des améliorations annoncées se transposeront sur la gamme grand public... mais cela reste à prendre avec des pincettes.

 

EPYC Milan : apprétissant ! [cliquer pour agrandir]

 

Alors que Zen 1 avant un cache L3 commun aux blocs de deux CCX (mais à accès hétérogène), Zen 2 a fait le choix de le séparer, en profitant au passage pour le doubler avec 16 Mo par bloc de 4 cœurs. Et devinez quoi ? Zen 3 reviendra à un cache L3 partagé entre 2 CCX - qui restent seuls sur un chiplet - de 32 Mo, de quoi améliorer toujours davantage les performances sur un cœur. De manière plus générale, la hiérarchie des caches sera revue, tout comme l'Infinity Fabric (encore elle !) et le système de répartition de l'horloge. Difficile de dire si c'est uniquement de là d'où proviennent les quelque 8 % d'IPC supplémentaires, mais c'est probable. Si vous avez besoin d'une petite mise au point sur l'IPS, c'est par ici !

 

Au niveau du processus de gravure, le 7 nm+ devrait envoyer 200 à 300 MHz de plus ; mais il reste à voir si ceux-ci prendront la forme de 300 MHz de plus sur la fréquence boost, difficilement atteinte, ou un vrai 300 MHz qui se traduirait par une fréquence commerciale pas tellement plus haute que les 3800X et 3900X actuels. Reste que la source provient d'industries chinoises autoproclamées proches d'AMD, c'est dire si la confiance règne... Rendez-vous en 2020 pour l'histoire complète ! (Source : WCCFTech)

 

ryzen comptoir

Un poil avant ?

Live Twitch • Un Trine 4 sauvage apparaît

Un peu plus tard ...

Nous avons essayé • Silicon Power Bolt B75 Pro 1 To

Les 7 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un ragoteur qui draille d'Occitanie, le Mercredi 16 Octobre 2019 à 08h03  
D'après les slides d'AMD qui ont fuité quelques heures, le concept de CCX est deprecated. C'est tout à fait normal en pensant que maintenant il y a le chip I/O, et que cela change la donne.
par Cristallix, le Mercredi 16 Octobre 2019 à 08h01  
par Riseoflegends le Mardi 15 Octobre 2019 à 23h47
Faudrait que le ccx passe de 4 à 8 cœurs pour réduire au maximum les latences.
En ayant le cache L3 commun on dirait quand même que 1 chiplet serait un seul CCX vraisemblablement. Par contre que 8% d'IPC en plus ça fait pas large quand même je trouve
par Riseoflegends, le Mardi 15 Octobre 2019 à 23h47  
Faudrait que le ccx passe de 4 à 8 cœurs pour réduire au maximum les latences.
par Un ragoteur bio embusqué, le Lundi 14 Octobre 2019 à 17h03  
par Un ragoteur des lumières en Île-de-France le Lundi 14 Octobre 2019 à 14h30
Comme discuté un peu partout, AMD se serait à priori précipité sur 7nm+ qui exige un redessin complet du chip, alors que TSMC a sorti le 6nm qui ne le demande plus et permet de reprendre le dessin Zen 2 pour base.
Lol ? Source ?
Une techno ne demande jamais de refaire tout le design, t'as une idée de comment c'est fait un design de circuit intégré ? Ce qu'il y a besoin de refaire c'est tout le backend, c'est post design. Et là quelque soit le process tu as toujours le backend à refaire. A la limite dans le design faut ajuster la taille des Fifo en fonction des timing que tu as avec le nouveau process.

Par contre pour le fondeur, TSMC ici, oui il peut se baser sur un process pour en faire un autre mais cela n'a rien à voir si c'est ce que tu as vu.
par Un ragoteur des lumières en Île-de-France, le Lundi 14 Octobre 2019 à 14h30  
Comme discuté un peu partout, AMD se serait à priori précipité sur 7nm+ qui exige un redessin complet du chip, alors que TSMC a sorti le 6nm qui ne le demande plus et permet de reprendre le dessin Zen 2 pour base. Etant donné que Zen 4 suivra Zen 3 probablement sur AM5, il n'est pas exclu qu'AMD teste une approche différente sur Zen 3 quitte à avoir quelques impairs. Pour moi Zen 2 est un investissement durable et on aura le temps de réfléchir encore lorsque Zen 4 sortira.
par davideneco, le Lundi 14 Octobre 2019 à 14h21  
par Un ragoteur Gaulois en Île-de-France le Lundi 14 Octobre 2019 à 14h09
Source chinoise, non fiable dans cet état. Si on parle de chinois taïwanais c'est pas pareil.
Les seules source chinoises qui peuvent être fiables c'est lorsque le CPU est en prod et qu'ils ont reçu des échantillons (Asrock) pour leurs cartes mères. On en est loin. L'autre possibilité c'est la leak d'espions chinois postés à Taiwan (on s'en doute que ça en est truffé ) mais je pense pas que ces personnes oseraient leaker pour esprit geek.
Info qui est en adéquation au autre leak d'il y a plusieurs mois et correspondant à nos attentes de zen 3
Qui dois atteindre la parité avec Ice lake comme AMD la dis

8-10% et 200mhz serait bien
par Un ragoteur Gaulois en Île-de-France, le Lundi 14 Octobre 2019 à 14h09  
Source chinoise, non fiable dans cet état. Si on parle de chinois taïwanais c'est pas pareil.
Les seules source chinoises qui peuvent être fiables c'est lorsque le CPU est en prod et qu'ils ont reçu des échantillons (Asrock) pour leurs cartes mères. On en est loin. L'autre possibilité c'est la leak d'espions chinois postés à Taiwan (on s'en doute que ça en est truffé ) mais je pense pas que ces personnes oseraient leaker pour esprit geek.