TSMC passerait à la 6ème génération de puces CoWoS en 2023 |
————— 27 Octobre 2020 à 11h27 —— 9536 vues
TSMC passerait à la 6ème génération de puces CoWoS en 2023 |
————— 27 Octobre 2020 à 11h27 —— 9536 vues
Il existe plusieurs solutions pour faire perdurer la fameuse loi de Moore au sein de l'électronique numérique, et parmi les solutions les plus sérieuses, nous retrouvons la construction des puces en 2.5D et 3D. Et dans tout ce lot de procédés, l'un des plus fréquents reste le CoWoS - Chip-on-Wafer-on-Substrate - de TSMC, dont la 5ème génération sortie en production de masse cette année permet la construction des puces HBM2E sur 6 couches sur le node de 5 nm. Cependant, le fondeur ne s'arrêtera pas là, les besoins étant de plus en plus forts sur l'optimisation non pas en taille des gravures, mais sur leur assemblage en plusieurs éléments.
C'est donc pour cela que des rumeurs circulent sur la prochaine génération du procédé CoWoS, qui sera probablement utilisé par de nombreux grands noms du hardware, comme NVIDIA ou AMD. Les fuites provenant du Net indiqueraient donc que le fondeur passerait à la production en masse de son CoWoS de 6ème génération vers 2023, ce qui fait un sacré écart générationnel depuis le début de la technologie en 2012. Les rumeurs annoncent une amélioration de l'empilement des puces, permettant de mettre jusqu'à 12 couches de mémoire HBM. Bien entendu, nous pourrions faire des suppositions avec de la HBM2E actuelle - ce qui donnerait un total de 192 Go avec des puces de HBM2E de 16 Go -, toutefois la HBM3 et ses successeurs seront très probablement sortis d'ici là.
Bien entendu, il faudra attendre la confirmation finale du fondeur via une annonce officielle sur le sujet, car nous ne savons pas les autres détails, comme le node utilisé par exemple, le 3nm étant annoncé dans les mêmes périodes. De plus, TSMC est loin d'être le seul sur ces sujets et ses concurrents ne doivent pas être en reste sur les puces 2.5D et 3D, comme Intel avec son Foveros. Mais cela signifie qu'outre les améliorations sur les finesses de gravure, ces prochaines années donneront lieu à des améliorations sur l'agencement des circuits électroniques. (source : Digitimes)