Il y a quelque temps, nous avons parlé des difficultés rencontrées par les fondeurs à fabriquer des puces en 2.5D et 3D à cause des soucis de design et des contraintes physiques qui sont différentes à celles du traditionnel circuit planaire. Pourtant, ces méthodes permettraient de concevoir de meilleurs chiplets, modules mémoires ou unités de calculs en optimisant l'alimentation ou les interconnections en utilisant des couches dédiées à l'alimentation, un peu à l'image des PCB multicouches. Et il semblerait que le sujet soit pris au sérieux, par Samsung en tout cas, le fondeur coréen ayant amélioré ses outils dédiés au 7LPP - le 7 nm en EUV - pour simplifier leur utilisation par les ingénieurs. Le procédé a donc été rajouté dans l'environnement logiciel de Synopsys, l'un des plus gros acteurs dans la CAO de l'électronique à la taille microscopique.

 

La suite contient donc un ensemble de logiciels permettant de simuler le comportement, de router le circuit sur le die en essayant de réaliser le chemin le plus efficace ou analyser les besoins en puissance électrique. Ces outils permettent d'obtenir des puces plus rentables, mieux conçues et plus performantes, tout en réduisant le temps passé au design et permettant parfois de limiter les erreurs humaines. Un point important, quant on sait que les prochaines puces vont devoir traiter un paquet d'informations entre les IA, le machine learning ou encore des choses plus proches de nous comme le Ray Tracing. En attendant, voici ci-dessous une liste des applications proposées par Synopsys pour aider à concevoir des puces avec ce nouveau procédé de chez Samsung Foudry (source : Synopsys) :

 

  • Fusion Compiler RTL-to-GDSII solution : routeur automatisé pour les interposers de silicium, avec optimisation assistée par ordinateur du placement et du routage des interconnections
  • IC Compiler II place and route : outil de routage pour la création des interposers, ce qui permet le placement des composants et pistes inter-die et des pistes de signal/puissance sur l'interposer
  • RedHawk Analysis Fusion In-Design EM/IR : outil d'analyse de la puissance, permettant sa répartition de la manière la plus optimale en épurant le circuit (via, courts circuits) et le remaniant selon les besoins
  • Custom Compiler design environment : réalisation du circuit en vue schématique, permettant de simuler l'intégrité de la puissance ou du signal pour la HBM ou la HSI (High Speed Interface)
  • HSPICE signal integrity analysis : outil d'analyse temporel et linéaire pour le PCIe 4.0
  • FineSlim power and signal integrity analysis : analyse temporelle et AC de la puissance, de la diaphonie, de la gigue (variation de la latence) et du SSO pour la HBM

 

Rappels sur le fonctionnement du 7LPP en 2.5d-ic mdi [cliquer pour agrandir]

 Plus de performances et plus de stabilité, voici ce que promet le fondeur Coréen pour ses prochaines puces en 7 nm 

Sur le comptoir, au même sujet

 
 
 
 
 

afficher plus de prixAffichez donc moi tout, nom de nom

Plus d'infos avec le comptoir de l'info

Voir plus de news
Les 2 Ragots
   
Les ragots sont actuellement
ouverts à tous, c'est open bar !