Et voilà, un peu plus de trois mois après le passage en version 0.9 de ses spécifications, le PCIe 6.0 est maintenant officiellement 1.0, c'est-à-dire dans sa version définitive ! Un travail qui avait été entamé en 2019 dans la foulée de la publication de la version 1.0 des spécifications du PCIe 5.0. Le standard PCI Express existe depuis 2003 et la norme a passé beaucoup d'années dans sa version PCIe 3.0, mais assez peu de temps aura donc séparé PCIe 4.0, PCIe 5.0 et PCIe 6.0, puisque le PCI-SIG avait justement décidé d’accélérer la cadence après cette longue période de stagnation.

Pour l'occasion, les débits sont encore une fois doublés, chaque ligne PCIe 6.0 pourra débiter jusqu'à 8 Go/s de données dans chaque direction (dont 16 Go/s au total par ligne, cf. le tableau ci-dessous) et permettra des configurations multilignes bien plus importantes ! Toutefois, alors que PCIe 4.0 et PCIe 5.0 sont des extensions toujours basées sur la méthode de signalisation originale NRZ (Non-Return-To-Zero), le PCIe 6.0 représente aussi sans aucun doute la refonte la plus importante du standard PCIe, notamment en laissant de côté la signalisation NRZ pour la Pulse-Amplitude-Modulation 4 (PAM4) !

 

PCIe 6.0 v1.0 [cliquer pour agrandir]

 

Ce protocole de communication - déjà employé dans plusieurs domaines, dont le réseau à très haute vitesse - peut transporter jusqu'à deux fois plus de données sans avoir besoin de doubler la fréquence de transmission ! Mais la PAM4 n'a pas que des atouts. Tout d'abord, son intégration hardware sera plus coûteuse, ce qui ne pourrait que contribuer à faire grimper encore les prix du hardware compatible, particulièrement les cartes mères. Ensuite, du fait de ses caractéristiques, le signal PAM4 est aussi moins robuste à puissance équivalente et consommera plus que le NRZ, c'est donc pourquoi le PCIe reçoit aussi pour la première fois de son histoire une technologie de correction d'erreurs : la Forward Error Correction (FEC). En parallèle, le FEC sera aussi associé au Cyclic Redundancy Checking (CRC), une couche de défense finale contre les erreurs de bit.

En principe, cet ensemble devrait permettre au PCIe 6.0 de conserver une bonne latence, en contrepartie d'une consommation certainement plus importante, puisqu'il nécessitera inévitablement plus de puissance de traitement. En ce qui concerne la perte de signal, celle du PCIe 6.0 sera identique à celle du PCIe 5.0 grâce au passage au PAM4, à savoir de 36 dB. Autrement dit, un lien PCIe 6.0 devrait avoir une portée identique à celle d'un lien PCIe 5.0.

 

pcie 6.0 v1.0 [cliquer pour agrandir]

 

Enfin, l'autre addition technologique majeure est la méthode d'encodage Flow Control Unit (FLIT), un autre protocole de communication que l'on retrouve également déjà un peu partout, notamment à l'intérieur des puces. Celui-ci est utilisé au niveau logique pour diviser les données en paquets de tailles fixes, un format cette fois-ci requit pour permettre l'implémentation des méthodes de correction d'erreurs dans le cas du PCIe 6.0. Selon le PCI-SIG, le FLIT est l'une des caractéristiques les plus cruciales, car il s'agit de l'élément clé pour permettre un fonctionnement continu à faible latence et limiter les pertes de performances avec la correction d'erreurs.

 

Naturellement, le PCIe 6.0 sera parfaitement rétrocompatible avec toutes les normes précédentes et les connecteurs actuels seront toujours pris en charge, la transition devrait donc être relativement simple, comme elle l'a toujours été jusqu'à présent. Le PCI-SIG n'a toutefois pas été en mesure d'en dire des masses sur l'arrivée du PCIe 6.0 sur le terrain, si ce n'est que l'on peut raisonnablement estimer espérer voir du matériel PCIe 6.0 débarquer dans le commerce d'ici à peu près 12 à 18 mois. Bien entendu, ceci dépendra aussi de la vitesse à laquelle AMD et Intel comptent adopter la nouvelle version. Considérants les changements techniques qu'impliqueront l’implémentation du PCIe 6.0, l'adoption pourrait être relativement lente et elle risquera aussi d'être plus difficile à faire de manière qui soit financièrement adaptée au grand public. De toute façon, il semble évident que ce n'est pas une technologie dont le besoin se fera ressentir de sitôt dans nos PC. Par contre, on imagine que les pros, les entreprises et les datacenters attendent déjà cette évolution majeure de pied ferme, et c'est donc probablement ces segments-là qu'AMD et Intel serviront en premier avec le PCIe 6.0 ! (Source)


Un poil avant ?

La pénurie de semiconducteur frappe maintenant aussi certains consommables de Canon...

Un peu plus tard ...

AMD publie ses premiers pilotes de l'année

 L'élaboration du PCIe 6.0 est bouclée ! Y'a plus qu'à attendre son implémentation et son arrivée dans le commerce...  

Sur le comptoir, au ~même sujet

 
 

afficher plus de prixAffichez donc moi tout, nom de nom
Les 16 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !