Nous vous en parlions il y a maintenant quelques semaines, les futures gravures en 3 nm risque fortement d'être le prochain node mainstream des fondeurs, puisque les difficultés pour aller au-delà bloqueront la réduction de la taille de gravure pour un certain temps. TSMC a donc clarifié sa stratégie pour atteindre ce point futur vers 2022, en faisait une petite escale du côté du 5 nm.

 

En effet, si le 7 nm est un node particulièrement utilisé, son amélioration le N7+ ne convainc pas suffisamment le marché des semi-conducteurs, qui a préféré passer directement sur le N5. Il faut dire que la stratégie du fondeur taïwanais est plutôt agressive : plutôt que d'attendre les autres technologies de gravure plus modernes - EUV, GAAFET, Nanosheet... -, TSMC préfère employer le DUV et des FinFET pour fournir rapidement du 5 nm "classique" à sa clientèle. Ce passage brutal serait lié à un rendement plus important sur ce node, qui permettrait à TSMC d'obtenir une production plus rentable, tout en étant plus performante. 

 

Un grand classique chez les fondeurs, la suite des opérations sera une évolution minime vers un N5P, qui gagnera environ 5 % en fréquence et 10 % en économie d'énergie, ce qui reste minime. Les mauvaises habitudes de renommage seront aussi de la partie avec un node intermédiaire N4, qui ne sera que du N5 gravé en EUV cette fois. La production en masse n'est annoncée que pour 2022 cependant, ce qui laisse le temps au N5 et N5P de s'imposer sur le marché pour les prochaines générations de CPU et de GPU à venir.

 

Enfin, ce sera au tour de la star tant attendu, le 3 nm. TSMC ne fait pas le même choix que Samsung, qui préfère attendre l'arrivée des GAAFET, et lancera sa production de masse vers la seconde moitié de 2022 pour son node, en FinFET toujours, mais avec des "innovations". Probablement que l'EUV sera de la partie, et le gain annoncé par rapport au N5 reste dans la logique : 25 à 30 % sur le rendement énergétique, 10 à 15 % sur les fréquences et 42 % sur la densité.

 

Il reste à savoir si les promesses seront tenues et si le calendrier semble réaliste, mais il est fort probable que l'impact de ces améliorations ne sera pas toujours aussi conséquent selon si la gravure sera employée pour de la mémoire, des CPU, des GPU ou des dies pour les puces de communication. Et surtout, nous aimerions voir à terme si TSMC compte changer les technologies des transistors, car réduire la taille de gravure est une chose, mais ce ne sera pas le seul point important. (source : Anandtech)

 

tsmc futur wafer voyant

 Lors de son événement annuel, le Technology Symposium, TSMC a précisé sa stratégie sur les process de gravure à venir... 

Sur le comptoir, au même sujet

 
 
 
 
 

afficher plus de prixAffichez donc moi tout, nom de nom

Plus d'infos avec le comptoir de l'info

Voir plus de news
Les 17 Ragots
   
Les ragots sont actuellement
ouverts à tous, c'est open bar !