Le PCI-SIG semble prendre de l'avance sur la mise au point de la norme PCIe 6.0. Alors que la 5.0 va fêter ses deux ans de naissance, la 6.0 en est à la 0.7, tandis que la 0.71 va se pointer en juin. Le but étant de tomber d'accord lors d'un brainstorming avec boisson et jeux de société, le tout sous couvert de décompensation psychologique post-COVID, et ce dès la fin de cette année. Car ce sera bien la 1.0 qui verra le jour, et qui servira de pierre angulaire et de référentiel à l'industrie en général.

 

Globalement, que propose cette norme 6.0 par rapport à la 5.0 ? Comme toujours, une rétrocompatibilité avec tous les matériels sortis répondant aux normes antérieures. Puis un doublement de la bande passante à 64 GT/s, soit 8 fois plus que les plateformes Intel pré-Rocket Lake, ou AMD pré-Matisse, et donc 4 fois plus que les plateformes en PCIe 4.0 actuelles. 

 

Afin d'améliorer la fiabilité, le PCI-SIG commande l'implémentation de mécanismes de réduction d'erreurs FEC, et inaugure le mode FLIT qui permettra une meilleure gestion des octets qui transiteront. Cela donnera donc une communication beaucoup moins gourmande en bande passante et plus optimisée, donc réduira par conséquent les temps de latence dans les communications entre les composants et améliorera la stabilité du débit. Par contre, cela veut dire que les algorithmes à mettre en œuvre sont plus sophistiqués et demanderont une implémentation logicielle plus robuste, pouvant entrainer parfois des complexités à la fabrication des SoC (CPU, GPU, contrôleurs, Southbridge...), mais qui peut apporter un gain considérable sur la consommation énergétique. Ce type de technologie est déjà présent dans le protocole CXL par ailleurs.

 

En revanche, c'est surtout l'arrivée du mode PAM4 qui apporte plus de latitude aux lignes, puisque pour un coup d'horloge, le signal pourra transmettre non pas deux symboles - un état binaire quoi -, mais 4 symboles - comme 2 bits - ce qui permet en théorie le double du débit du PCIe 5.0 à fréquence égale. Attention cependant, ce type de technologie est très vorace en puissance, et pourrait amener à obtenir des transmissions qui font chauffer les SoC utilisant ce protocole. Enfin, 16 lignes PCIe 6.0 autoriseront l'Ethernet à 800 GbE, un débit réseau qui sera colossal. Cette norme est donc tournée vers toujours plus de transits de données à pleine vitesse, exactement ce dont raffolent les applications type cloud ou serveur, AI, etc...

 

Pour savoir quand arrivera ce PCIe 6.0, il faut rappeler que c'est en 2017 que la 4.0 a été ratifiée, et qu'elle commence réellement à être employée, y compris dans le matériel compatible, il lui aura fallu 4 ans pour s'imposer, on peut légitimement penser que 2024 voire 2025 pourraient bien être le moment du grand saut. D'ici là... (Source)

 

pcisig pcie6 t [cliquer pour agrandir]


Un poil avant ?

D'autres "fuites" sur Zen 4

Un peu plus tard ...

Le RISC-V arrive... chez HiSilicon ?

 Ce n'est pas parce que le PCIe 5.0 n'est pas encore dans nos machines que le PCI SIG dort ! 

Sur le comptoir, au ~même sujet

 
 

afficher plus de prixAffichez donc moi tout, nom de nom
1 pauvre ragot
Les ragots sont actuellement
ouverts à tous, c'est open bar !