COMPTOIR
register

×

De la HBM dans un CPU ? Vraiment ?

Intel prévoit de la HBM pour Sapphire Rapids : vers une disparition de la DDR ?
De la HBM dans un CPU ? Vraiment ?

Alors que Sapphire Rapids n’en peut plus de fuir dans tous les sens telle une bouteille laissée un peu trop ouverte sur votre Comptoir favori, voilà qu’Intel a réussi à (à peu près) créer la surprise quant à cette gamme, un fait déjà respectable en soit. En effet, tout comme le 3 D V-cache d’AMD, les bleus ont réussi à tenir secret une idée afin de rendre le sous-système mémoire plus rapide, à l’opposé des rouges : la HBM.

 

Cependant, l’idée derrière est totalement aux antipodes : au lieu d’augmenter toujours davantage la taille du cache L3 afin de dupliquer les valeurs présentes en RAM dans une zone plus rapide, Intel va tout bonnement et simplement remplacer cette RAM par de la HBM, une mémoire à accès aléatoire peu répandue au sein du matériel grand public, excepté dans certaines anciennes cartes AMD, notamment les RX Vega et la RX Fury. Cette idée de remplacement de la DDR n’est pas nouvelle : les Xeon Phi étaient déjà équipés de MCDRAM à base de HBM ; mais leur disparition n’a pas aidé à la prolifération de ce type de mémoire.

 

De la HBM dans un CPU ? Vraiment ? [cliquer pour agrandir]

Attention, la HBM n’est plus vraiment une nouveauté : c’est bel et bien son intégration dans un processeur qui l’est !

 

Avec Sapphire Rapids, Intel n’a pas non plus effectué de choix radical : tous les processeurs ne seront pas équipés de HBM, et il sera toujours possible de connecter nos bons vieux modules DIMM pour augmenter la mémoire totale du système, bien que SPR-HBM puisse également se dépatouiller sans DDR5 du tout. Pour autant, si la HBM accélère grandement les performances, l’opération s’effectue au dépens de la modularité... reste que, entre la 3D XPoint Optane en format barrette, et la probable possibilité d’étendre la RAM avec le CXL 1.1, nombreuses seront les options de configuration au niveau de la mémoire vive sur la nouvelle gamme.

 

Par ailleurs, les processeurs intégrant cette technologie seront annoncés plus tard que le début de la nouvelle génération, à savoir pour courant 2022, sur un facteur de forme socket afin de faciliter son déploiement. Notez que les configurations exactes (nombre de cœurs, fréquence, quantité de HBM) ne sont pas encore connues : il va falloir prendre son mal en patience de ce côté-là ! (Source : AnandTech)

Un poil avant ?

Apple et Intel, bien les premiers sur le 3 nm de TSMC ?

Un peu plus tard ...

L'Europe autorise l'utilisation de certaines bandes Wi-Fi 6E

Les 6 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par Un ragoteur qui pipotronne embusqué, le Dimanche 04 Juillet 2021 à 23h27  
Ah enfin ! Depuis le temps que j'attends ça, ça fait un moment que je soumets l'idée .
par _m_, le Dimanche 04 Juillet 2021 à 08h34  
par Un rat gouteur d'Occitanie le Samedi 03 Juillet 2021 à 20h14
Je pose ça là : un petit lien tout mignon

Ok, donc quelques marché de niches et applis très spécifiques pourront effectivement se passer de RAM grâce à ça. Pour le reste, ça sera un gros cache, pour la majorité des autres usages.
par Un rat gouteur d'Occitanie, le Samedi 03 Juillet 2021 à 20h14  
Je pose ça là : un petit lien tout mignon
par jumorolo, le Samedi 03 Juillet 2021 à 13h23  
une disparition de la ddr ? je suis sur que chez rambus ils l'ont pensé aussi a une époque reculée
par _m_, le Samedi 03 Juillet 2021 à 12h13  
Claire, ça restera du cache. Peut-être au mieux avec des transfert pur et simples de données, au lieu de duplications (mais ça nécessitera probablement des adaptations des applis/OSs).
Un PC, et plus encore un serveur ou HPC, a des besoins de Go et de Go de RAM. Je vois mal comment ils pourraient en intégrer autant dans un packaging de CPU.
Et surtout à quelle prix?

D'ailleurs la DDR5 est toujours présente sur le slide. Ca vient en complément, pas en remplacement.
par Scrabble, le Samedi 03 Juillet 2021 à 11h49  
Perso je vois plutôt cette HBM comme un cache L4, vu le rapport sans cesse grandissant entre la taille du cache L3 et la quantité totale de RAM, un cache intermédiaire n'est pas déconnant