COMPTOIR
register

Toujours plus de progression pour le RISC-V

Depuis quelque temps - la série de failles Meltdown / Spectre ayant soulevé de nombreuses questions sur la sécurité des architectures actuelles ? - le RISC-V revient régulièrement sur le devant de l'actualité. Non pas que le principe d'un jeu d'instruction libre en fasse un produit sécurisé et performant, mais il faut avouer que lorsque des industriels cherchent à récupérer du travail open-source, les deux parties peuvent en sortir gagnantes, LLVM en étant un parfait exemple.

 

Leur premier sommet annuel se tient en ce moment à Santa Clara, et certains sponsors sont loin d'être inconnus : Western Digital et Qualcomm. Pourquoi diable un acteur du stockage s'intéresserait à des architectures de contrôleurs ? La réponse est simple : à cause des SSD. WD prévoit en effet d'intégrer des coeurs RISC-V 32-bits dans ses produits pour l'horizon 2020, rendant ainsi public une implémentation d'un protocole d'interconnect dédié nommé OmniXtend ainsi qu'un protocole de cohérence de cache - un bel apport pour la fondation.La firme aurait même été impressionné par les performances atteintes, au point de lancer un simulateur (libre !), le design devant être rendu publique vers avril.

SiFive est bien entendu également de la partie pour tenter de faire rentrer toute cette belle propriété intellectuelle dans le monde du machine learning, avec un soutien plus ou moins marqué de Google (acteur dès les premiers pas du RISC-V) qui va désormais proposer une version Light de son framework TensorFlow, un environnement dédiée à l'apprentissage automatisée, spécialement pour les puces RISC-V. Pour rester dans le déballage de nom, la firme Bitmain bien connue pour ses mineurs de bitcoin ASIC et, plus récemment, d'Etherum, intègre également du RISC-V dans son dernier produit, le Sophon Edge AI, un coprocesseur pour l'IA.

Dans le même genre, on citera aussi les premières parties graphiques développées par une entreprise encore inconnue, visant du 720p à 24 images par secondes. Ca n'est pas la révélation, mais pas si mal non plus pour un début !

 

Un autre acteur bien plus silencieux était également présent en filigrane : la Chine. Du fait d'une absence de boites performantes dans le domaine (les magouilles d'AMD à part), la perspective d'un projet libre et dynamique a effectivement de quoi faire briller les yeux d'un pays encore en forte croissance. Ainsi, une cinquantaine de groupes, start-up ou académiques, serait parés à se lancer dans l'aventure... Un exemple à suivre pour l'Europe ? (Source : Phoronix & EETimes)

 

risc v logo

Un poil avant ?

Live Twitch • Hellblade ou le sacrifice de Senua

Un peu plus tard ...

2018, une merveilleuse année pour le marché de l'écran et l'incurvé

Les 10 ragots
Les ragots sont actuellement
ouverts à tous, c'est open bar !
par UpsiloNIX, le Vendredi 07 Décembre 2018 à 14h46  
par Un ragoteur qui draille embusqué le Vendredi 07 Décembre 2018 à 14h35
Y'a les coms sur la news "Et un Snapdragon... 8cx ?" qui dit a peu près tout

Pour la conso, on ne sait pas. Mais ça m'étonnerais qu'on dépasse 5W en mono-core si la fréquence est raisonnable (soit pas plus de 2.3Ghz grand max).
Je viens d'aller voir ça, pas tout à fait le niveau de technicité que j'attendais mais c'est un bon début. Merci
par Un ragoteur qui draille embusqué, le Vendredi 07 Décembre 2018 à 14h35  
par UpsiloNIX le Vendredi 07 Décembre 2018 à 10h47
Sur un set de calculs donné ou à conso similaire non ?
Y'a les coms sur la news "Et un Snapdragon... 8cx ?" qui dit a peu près tout

Pour la conso, on ne sait pas. Mais ça m'étonnerais qu'on dépasse 5W en mono-core si la fréquence est raisonnable (soit pas plus de 2.3Ghz grand max).
par UpsiloNIX, le Vendredi 07 Décembre 2018 à 10h47  
par Un rat goth à l'heure embusqué le Vendredi 07 Décembre 2018 à 09h08
RISC-V
Après, un ARM bien custom (à coup de gros caches aujourd'hui) peut aisément venir tutoyer l'x64 en IPC.
A partir de là, sur le moyen terme...
Sur un set de calculs donné ou à conso similaire non ?
par Un rat goth à l'heure embusqué, le Vendredi 07 Décembre 2018 à 09h08  
RISC-V

Déjà qu'ils arrivent au niveau du Cortex A53 en in-order aussi rapidement... y'a encore de la marge de progression
Alors en out-of-order...

Peu d'espoir pour les GPUs qu'ils soient surpuissants à moins de profondément le custom, mais ça aura le mérite d'exister pour les iGPUs ou GPUs gérant plus de 3 affichages (coucou Matrox et GPUs AMD pas chers avec Eyefinity !).
Et pourquoi pas, les voir ainsi de retour sur la carte mère pour libérer de la place pour plus de cores.

Bref, espérons vraiment que ce soit le futur (pour la concurrence et donc prix), et qu'il n'y aura pas d'entubages comme un bootloader dépendant des drivers comme sur ARM
par Un ragoteur des lumière en Auvergne-Rhône-Alpes le Jeudi 06 Décembre 2018 à 20h25
Tout à fait!

C'est juste une initiative pour s'accorder sur un jeu d'instructions pour concurrencer le standard de facto by ARM sans aucune intention de bousculer Intel ou AMD.

Par ailleurs, il est peu probable que les promoteurs de RISC-V puisse obtenir une licence ARM pour développer une puce compatible RISC-V (cf. décodeur d'instructions) tout en bénéficiant de l'architecture ARM (cf. implémentation ALU/AGU/FPU/etc).

La question que je me pose c'est comment vont-ils se débrouiller pour obtenir une architecture compatible RISC-V?

AMD n'étant pas de la partie, cela risque d'être compliqué...

source: https://riscv.org/members-at-a-glance/
Qu'il n'y ait pas Intel ou AMD n'est pas étonnant: Ca leur donnerait plus de concurrents, sans parler du fait que ce dernier est le créateur du x64.

Après, un ARM bien custom (à coup de gros caches aujourd'hui) peut aisément venir tutoyer l'x64 en IPC.
A partir de là, sur le moyen terme...
par Un ragoteur qui aime les en Île-de-France, le Vendredi 07 Décembre 2018 à 07h37  
par Nicolas D. le Jeudi 06 Décembre 2018 à 20h40
Sur papier tu as totalement raison, le RISC-V est un jeu d'instruction libre, c'est corrigé . Néanmoins, une chose qui le rend intéressant est l'existence d'implémentations libres (dont un simulateur sur FPGA !), ce qui permet de reprendre certains design préexistants pour des produits privés .
Merci pour cette info !
par Nicolas D., le Jeudi 06 Décembre 2018 à 20h40  
par Un ragoteur qui aime les en Île-de-France le Jeudi 06 Décembre 2018 à 18h29
"Non pas que le principe d'une architecture libre"

D'après ce que j'ai compris, RISC-V n'est pas une architecture mais un ISA (Instruction Set Architecture). Donc il n'y a pas d'architecture libre, mais une liberté sur l'architecture, qui doit seulement supporter les instructions du set RISC-V
Sur papier tu as totalement raison, le RISC-V est un jeu d'instruction libre, c'est corrigé . Néanmoins, une chose qui le rend intéressant est l'existence d'implémentations libres (dont un simulateur sur FPGA !), ce qui permet de reprendre certains design préexistants pour des produits privés .
par Un ragoteur des lumière en Auvergne-Rhône-Alpes, le Jeudi 06 Décembre 2018 à 20h25  
par Un ragoteur qui aime les en Île-de-France le Jeudi 06 Décembre 2018 à 18h29
"Non pas que le principe d'une architecture libre"

D'après ce que j'ai compris, RISC-V n'est pas une architecture mais un ISA (Instruction Set Architecture). Donc il n'y a pas d'architecture libre, mais une liberté sur l'architecture, qui doit seulement supporter les instructions du set RISC-V
Tout à fait!

C'est juste une initiative pour s'accorder sur un jeu d'instructions pour concurrencer le standard de facto by ARM sans aucune intention de bousculer Intel ou AMD.

Par ailleurs, il est peu probable que les promoteurs de RISC-V puisse obtenir une licence ARM pour développer une puce compatible RISC-V (cf. décodeur d'instructions) tout en bénéficiant de l'architecture ARM (cf. implémentation ALU/AGU/FPU/etc).

La question que je me pose c'est comment vont-ils se débrouiller pour obtenir une architecture compatible RISC-V?

AMD n'étant pas de la partie, cela risque d'être compliqué...

source: https://riscv.org/members-at-a-glance/
par patator_bzh, le Jeudi 06 Décembre 2018 à 18h38  
par Un ragoteur qui aime les en Île-de-France le Jeudi 06 Décembre 2018 à 18h29
"Non pas que le principe d'une architecture libre"

D'après ce que j'ai compris, RISC-V n'est pas une architecture mais un ISA (Instruction Set Architecture). Donc il n'y a pas d'architecture libre, mais une liberté sur l'architecture, qui doit seulement supporter les instructions du set RISC-V
Exact.
par Un ragoteur qui aime les en Île-de-France, le Jeudi 06 Décembre 2018 à 18h35  
par Un ragoteur qui aime les en Île-de-France, le Jeudi 06 Décembre 2018 à 18h29  
"Non pas que le principe d'une architecture libre"

D'après ce que j'ai compris, RISC-V n'est pas une architecture mais un ISA (Instruction Set Architecture). Donc il n'y a pas d'architecture libre, mais une liberté sur l'architecture, qui doit seulement supporter les instructions du set RISC-V