Nous vous parlions de la toute nouvelle toute fraiche QLC mise au point chez Toshiba le 29 juin dernier, capable de stocker 4 bits par cellule via une structure 3D de 64 couches, annonçant ainsi des capacités records sur des dispositifs à base de NAND. La question qui se posait néanmoins la gestion de l'usure sur ces cellules en fonction des modes de tension appliquées (2 en SLC, 4 en MLC, 8 en TLC ou 16 en QLC) qui était évoquée aux alentours de 500 cycles "seulement".

 

Anandtech à pu avoir l'info, l'objectif visé est de 1000 cycles d'écritures en QLC, l'amenant donc à des niveaux très proches de la TLC planaire dont nous avons pu voir à de multiples reprises que le niveau d'endurance était plus qu'acceptable en dépit des légendes urbaines à son sujet. On y apprend également que Toshiba a d'ores et déjà samplé ses partenaires avec de la NAND de ce type pour la mise au point des contrôleurs qui devront mettre l'accent notamment sur les contrôles ECC. Tout çela pour une mise en production massive attendue quelque part en 2018, la même année que les JO d'hiver en Corée du Sud, que la coupe du monde de théatroball en Russie, que la nouvelle élection présidentielle toujours dans cette même patrie de la vodka, ou donc de l'arrivée de SSD aux capacités de plusieurs To à des prix convenables. Et oui, grâce au Comptoir, vous ne ratez jamais une occasion de rebondir sur l'actualité internationale. Merci qui ? (ne pas répondre Jacquie et Michel svp)

 

toshiba nand bics 3d

 Après son annonce de mise au point de la NAND QLC, Toshiba précise un niveau d’endurance qui rassure 

Sur le comptoir, au même sujet

 
 
 
 
 

afficher plus de prixAffichez donc moi tout, nom de nom

Plus d'infos avec le comptoir de l'info

Voir plus de news
Les 36 Ragots
   
Les ragots sont actuellement
ouverts à tous, c'est open bar !