Il n'y avait pas aussi un FPG-TRUC ?

Dans la série "on a racheté l'entreprise et on continue", outre Movidius, il y a eu précédemment Altera. La boite faisait des FPGA et a été engloutie par Intel, qui a senti sur le coup un moyen de se diversifier un peu et d'entrer dans un marché de niche, mais dont l'étendue des possibles va du traitement du signal à l'accélération de tâche de machine learning (toujours !). Après le Stratix 10 gravé en 14 nm (lui-même succédant à l'Arria 10 datant d'avant le rachat) viendra une toute nouvelle architecture nommée Falcon Mesa en 10 nm. Il serait possible que cette dernière utilise des "tiles" reconfigurables en 3D empilées via le même procédé que celui de Foveros, tout en combinant les derniers outils du constructeur pour la partie logicielle : OpenVINO, OneAPI, ainsi que d'autres solutions donc SysCL.

 

L'évolution depuis Altera [cliquer pour agrandir]

 

Nous avons posé la question quant à l'intégration de ces diverses technologies au sein d'un même package - par exemple un accélérateur dédié aux voitures autonomes intégrant un bloc Movidius et un CPU basse consommation, accompagné d'un FPGA pour des tâches annexes - et la réponse a été claire : "Nos clients recherchent avant tout de la performance et de la scalabilité. S'enfermer dans un design fixe, ce serait réduire le champ des possibles pour cette scalabilité.", aucun produit hybride ne serait donc à prévoir pour les années à venir.

 

De la 3D pour les FPGA ! [cliquer pour agrandir]

La 3D pour Falcon Mesa ? Tout n'est pas encore parfaitement clair...

 

Si Intel ne semblait pas très pressé de nous laisser entrevoir les possibilités de son design 3D, il a été nettement plus fier quant à un transciever intégré dans le bouzin. Avec une vitesse de transmission théorique de 112 Gbit/s (via un signal transportant 2 bits à 56 bauds/secondes) pour des communications off-chip, les interfaces classiques comme le PCIe ou même les transferts via fibre optique n'ont qu'à bien se tenir ! Reste à voir si les améliorations apportées à l'architecture seront suffisantes pour traiter efficacement un tel flot de données, et l'on sait déjà que cela dépendra fortement de la tâche demandée ainsi que du talent du programmeur. Certes, des compilateurs C/C++ vers un bitstream FPGA existent, mais la présence d'un expert est toujours indispensable dès qu'il s'agit de passer d'un design fonctionnel à un design efficace.

 

Le transciever en test [cliquer pour agrandir]

Les tests du transciever, pas moyen de savoir si le FPGA était vraiment dedans avec...

 



Les 24 Ragots
   
Les ragots sont actuellement
ouverts à tous, c'est open bar !